

# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Yoshihiro MIZUNO et al.

Serial Number: Not Yet Assigned

Filed: November 29, 2001

For: MICROMIRROR UNIT FABRICATION METHOD AND MICROMIRROR

UNIT MADE BY THE SAME

## **CLAIM FOR PRIORITY UNDER 35 U.S.C. 119**

Commissioner for Patents Washington, D.C. 20231

November 29, 2001

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

# Japanese Appln. No. 2001-249695, filed on August 20, 2001

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicants have complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. <u>01-2340</u>.

Respectfully submitted,

ARMSTRONG, WESTERMAN, HATTORI

MCLELAND & NAUGHTO

Atty. Docket No.: 011562

Suite 1000, 1725 K Street, N.W.

Washington, D.C. 20006

Tel: (202) 659-2930 Fax: (202) 887-0357

WFW/yap

Villiam P. Westerman

Reg. No. 29,988

# 日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 8月20日

出 願 番 号

Application Number:

特願2001-249695

出願人

Applicant(s):

富士通株式会社

富士通メディアデバイス株式会社

2001年 9月25日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 0195238

【提出日】 平成13年 8月20日

【あて先】 特許庁長官殿

【国際特許分類】 G02B 26/08

G02B 26/10

G11B 7/09

【発明の名称】 マイクロミラー素子の製造方法およびこれにより製造さ

れるマイクロミラー素子

【請求項の数】 20

【発明者】

【発明者】

【発明者】

【発明者】

【氏名】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

上田 知史

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 佐脇 一平

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内



【氏名】

奥田 久雄

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

山岸 文雄

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

高馬 悟覚

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【特許出願人】

【識別番号】

398067270

【氏名又は名称】 富士通メディアデバイス株式会社

【代理人】

【識別番号】 100086380

【弁理士】

【氏名又は名称】 吉田 稔

【選任した代理人】

【識別番号】 100103078

【弁理士】

【氏名又は名称】 田中 達也

【連絡先】 06-6764-6664

【選任した代理人】

【識別番号】

100105832

【弁理士】

【氏名又は名称】 福元 義和

## 【手数料の表示】

【予納台帳番号】 024198

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

要約書 1

【物件名】

図面 1

【包括委任状番号】 9807281

【包括委任状番号】 0103433

【プルーフの要否】 要

3

#### 【書類名】 明細書

【発明の名称】 マイクロミラー素子の製造方法およびこれにより製造されるマイクロミラー素子

#### 【特許請求の範囲】

<u>\_</u>\*

【請求項1】 複数のシリコン層および少なくとも1つの中間層を含む積層 構造を有する材料基板において、ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

前記シリコン層に対してエッチング処理を行うことによって、前記ミラー形成部よりも薄肉であって前記中間層に接するプレトーションバーを形成する工程と、

前記プレトーションバーに接する中間層を除去することによってトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

【請求項2】 ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

前記トーションバーに相当する厚みを有する第1シリコン層、第2シリコン層、およびこれらの間の中間層による積層構造を有する第1材料基板における前記第1シリコン層に対して、前記トーションバーへと加工される箇所をマスクするための部位を有する第1マスクパターンを介して、前記中間層に至るまで第1エッチング処理を行うことによって、前記中間層に接するプレトーションバーを形成する工程と、

前記第1シリコン層に第3シリコン層を接合することによって、前記プレト ーションバーが内蔵された第2材料基板を作成する工程と、

前記第2シリコン層に対して、前記プレトーションバーに対応する箇所を非マスク領域に含む第2マスクパターンを介して、前記中間層に至るまで第2エッチング処理を行う工程と、

前記第3シリコン層に対して、前記プレトーションバーに対応する箇所を非マスク領域に含む第3マスクパターンを介して、前記プレトーションバーが露出するまで第3エッチング処理を行う工程と、

前記第2エッチング処理により露出された中間層に対して第4エッチング処理を行うことによって、前記プレトーションバーに接する中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

【請求項3】 前記第1材料基板において前記プレトーションバーを形成した後であって、前記第2材料基板を作成する前に、前記プレトーションバーをマスクするための第4マスクパターンを形成する工程を含む、請求項2に記載のマイクロミラー素子の製造方法。

【請求項4】 ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

第1シリコン層、第2シリコン層、およびこれらの間の中間層による積層構造を有する材料基板における前記第1シリコン層に対して、前記トーションバーが形成される領域を非マスク領域に含む第1マスクパターンを介して、前記中間層に至るまで第1エッチング処理を行うことによって、前記第1シリコン層に溝部を形成する工程と、

前記溝部に対してシリコン系材料を成膜する工程と、

前記第2シリコン層に対して、前記トーションバーが形成される箇所をマスクするための部位を有する第2マスクパターンを介して、前記中間層に至るまで第2エッチング処理を行う工程と、

前記第2エッチング処理により露出された中間層に対して、前記第2シリコン層側から、前記溝部に成膜された前記シリコン系材料に至るまで第3エッチング処理を行う工程と、

前記第3エッチング処理により露出されたシリコン系材料を、前記第2シリコン層側からの第4エッチング処理で除去することによって、前記中間層に接する前記シリコン系材料よりなるプレトーションバーを形成する工程と、

前記プレトーションバーに接する中間層を除去することによってトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

【請求項5】 ミラー形成部と、フレーム部と、トーションバーとを備える

マイクロミラー素子を製造するための方法であって、

第1シリコン層、第2シリコン層、およびこれらの間の中間層による積層構造を有する材料基板における前記第1シリコン層に対して、前記トーションバーが形成される領域を非マスク領域に含む第1マスクパターンを介して、前記中間層に至るまで第1エッチング処理を行うことによって、前記第1シリコン層に溝部を形成する工程と、

前記溝部に対してシリコン系材料を成膜する工程と、

前記溝部に成膜された前記シリコン系材料に対して、前記トーションバーへと加工される箇所をマスクするための部位を有する第2マスクパターンを介して、前記中間層に至るまで第2エッチング処理を行うことによって、前記中間層に接する前記シリコン系材料よりなるプレトーションバーを形成する工程と、

前記第3シリコン層に対して、前記プレトーションバーに対応する箇所を非マスク領域に含む第3マスクパターンを介して、前記中間層に至るまで第3エッチング処理を行う工程と、

前記第3エッチング処理により露出された中間層に対して第4エッチング処理を行うことによって、前記プレトーションバーに接する中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

【請求項6】 ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

第1シリコン層よりなる第1材料基板に対して、前記トーションバーが形成 される領域を非マスク領域に含む第1マスクパターンを介して、第1エッチング 処理を行うことによって、前記第1材料基板に溝部を形成する工程と、

前記溝部に対して中間層材料を成膜する工程と、

成膜された前記中間層材料上に、前記溝部を充填するようにシリコン系材料 を堆積させる工程と、

前記第1材料基板と、前記第1材料基板の前記溝部を覆う中間層と、当該中間層に接する第2シリコン層とによる積層構造を有する第2材料基板を作成することによって、前記第2材料基板に内蔵されつつ、前記中間層に接する前記シリ

コン系材料よりなるプレトーションバーを形成する工程と、

前記第1シリコン層に対して、前記プレトーションバーに対応する箇所を非マスク領域に含む第2マスクパターンを介して、前記溝部に成膜された前記中間層材料が露出するまで第2エッチング処理を行う工程と、

前記第2シリコン層に対して、前記プレトーションバーに対応する箇所を非マスク領域に含む第3マスクパターンを介して、前記中間層が露出するまで第3エッチング処理を行う工程と、

前記第2エッチング処理により露出された中間層材料、および、前記第3エッチング処理により露出された中間層に対して第4エッチング処理を行うことによって、前記プレトーションバーに接する中間層材料および中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

【請求項7】 ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

第1シリコン層よりなる第1材料基板に対して、前記トーションバーへと加工される箇所をマスクするための部位を有する第1マスクパターンを介して、前記トーションバーの厚みに相当する深さまで第1エッチング処理を行う工程と、

前記第1材料基板と、前記第1材料基板のエッチング処理済み表面に接する中間層と、当該中間層に接する第2シリコン層による積層構造を有する第2材料基板を作成する工程と、

前記第2シリコン層に対して、前記トーションバーへと加工される箇所を非マスク領域に含む第2マスクパターンを介して、前記中間層に至るまで第2エッチング処理を行う工程と、

前記第1シリコン層に対して、前記トーションバーへと加工される箇所を非マスク領域に含む第3マスクパターンを介して、第3エッチング処理を行うことによって、前記中間層に接するプレトーションバーを形成する工程と、

前記第2エッチング処理により露出された中間層に対して第4エッチング処理を行うことによって、前記プレトーションバーに接する中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の

製造方法。

【請求項8】 ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

第1シリコン層、第2シリコン層、およびこれらの間の中間層による積層構造を有する材料基板における前記第1シリコン層に対して、前記トーションバーへと加工される箇所をマスクするための第1マスクパターン、および、前記トーションバーへと加工される箇所を非マスク領域に含む第2マスクパターンを介して、前記トーションバーの厚みに相当する深さまで第1エッチング処理を行う工程と、

前記第1マスクパターンを除去する工程と、

前記第1シリコン層に対して、前記第2マスクパターンを介して、前記中間層に至るまで第2エッチング処理を行うことによって、前記中間層に接するプレトーションバーを形成する工程と、

前記第2シリコン層に対して、前記プレトーションバーに対応する箇所を非マスク領域に含む第3マスクパターンを介して、前記中間層に至るまで第3エッチング処理を行う工程と、

前記第3エッチング処理により露出された中間層に対して第4エッチング処理を行うことによって、前記プレトーションバーに接する中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

【請求項9】 ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

第1シリコン層、前記トーションバーに相当する厚みを有する第2シリコン層、第3シリコン層、第1シリコン層および第2シリコン層の間の第1中間層、ならびに、第2シリコン層および第3シリコン層の間の第2中間層による積層構造を有する材料基板における前記第1シリコン層に対して、前記トーションバーへと加工される箇所をマスクするための第1マスクパターン、および、前記トーションバーへと加工される箇所を非マスク領域に含む第2マスクパターンを介して、前記トーションバーの厚みに相当する深さまで第1エッチング処理を行う工

程と、

前記第1マスクパターンを除去する工程と、

前記第1シリコン層に対して、前記第2マスクパターンを介して、前記第1中間層に至るまで第2エッチング処理を行うことによって、前記第1中間層上の前記第1シリコン層において第3マスクパターンを形成する工程と、

前記第2エッチング処理により露出された第1中間層に対して、前記第3マスクパターンを介して、第2シリコン層に至るまで第3エッチング処理を行うことによって、前記第2シリコン層上の前記第1中間層において第4マスクパターンを形成する工程と、

前記第3エッチング処理により露出された第2シリコン層に対して、前記第4マスクパターンを介して、前記第2中間層に至るまで第4エッチング処理を行うことによって、前記第1中間層および前記第2中間層に挟まれたプレトーションバーを形成する工程と、

前記第3シリコン層に対して、前記プレトーションバーに対応する箇所を非マスク領域に含む第5マスクパターンを介して、前記第2中間層に至るまで第5 エッチング処理を行う工程と、

前記第5エッチング処理により露出された第2中間層と、前記プレトーションバー上の第1中間層とに対して第6エッチング処理を行うことによって、前記プレトーションバーに接する第1中間層および第2中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

【請求項10】 前記第2エッチング処理によって、前記ミラー形成部および/または前記フレーム部における櫛歯電極部を形成する、請求項8または9に記載のマイクロミラー素子の製造方法。

【請求項11】 前記第2エッチング処理とは別のエッチング処理によって、前記ミラー形成部および/または前記フレーム部における櫛歯電極部を形成する、請求項8または9に記載のマイクロミラー素子の製造方法。

【請求項12】 前記シリコン層に対する前記エッチング処理は、誘導結合 プラズマエッチングにより行う、請求項1から11のいずれか1つに記載のマイ クロミラー素子の製造方法。

【請求項13】 前記フレーム部は、第1フレームおよび第2フレームを含み、前記トーションバーは、前記第1フレームおよび前記第2フレームを連結するフレームトーションバーを含む、請求項1から12のいずれか1つに記載のマイクロミラー素子の製造方法。

【請求項14】 ミラー形成部と、

複数のシリコン層および少なくとも1つの中間層を含む積層構造を有するフレーム部と、

前記ミラー形成部よりも薄肉であって、前記ミラー形成部を前記フレーム部に対して回転させるための回転軸心を規定しつつ、少なくとも一端が前記シリコン層における前記中間層に接する部位に接続しているトーションバーと、を備えることを特徴とする、マイクロミラー素子。

【請求項15】 前記フレーム部は第1フレームおよび第2フレームを有し

前記トーションバーは、前記第1フレームの前記シリコン層における前記中間層に接する部位と、前記第2フレームの前記シリコン層における前記中間層に接する部位とに接続している、請求項14に記載のマイクロミラー素子。

【請求項16】 前記フレーム部は2つの中間層を有し、前記トーションバーの少なくとも一端は、前記2つの中間層の間のシリコン層における前記2つ中間層に接する部位に接続している、請求項14に記載のマイクロミラー素子。

【請求項17】 前記フレーム部は第1フレームおよび第2フレームを有し

前記トーションバーは、前記第1フレームの前記2つの中間層の間のシリコン層における前記2つの中間層に接する部位と、前記第2フレームの前記2つの中間層の間のシリコン層における前記2つの中間層に接する部位とに接続している、請求項16に記載のマイクロミラー素子。

【請求項18】 前記中間層は、絶縁材料により構成されている請求項14から17のいずれか1つに記載のマイクロミラー素子。

【請求項19】 前記ミラー形成部は第1櫛歯電極部を有し、前記フレーム

部は、前記第1櫛歯電極部との間に静電力を生じさせることにより前記ミラー形成部を変位させるための第2櫛歯電極部を有する、請求項14から18のいずれか1つに記載のマイクロミラー素子。

【請求項20】 前記第1フレームは第3櫛歯電極部を有し、前記第2フレームは、前記第3櫛歯電極部との間に静電力を生じさせることにより前記第1フレームおよび前記ミラー形成部を変位させるための第4櫛歯電極部を有する、請求項15および17から19のいずれか1つに記載のマイクロミラー素子。

### 【発明の詳細な説明】

[0001]

### 【発明の属する技術分野】

本発明は、複数の光ファイバ間の光路の切り換えを行う光スイッチング装置や、光ディスクに対してデータの記録・再生処理を行う光ディスク装置などに組み込まれる素子であって、光の進路方向を変更するのに用いられるマイクロミラー素子に関する。

[0002]

### 【従来の技術】

近年、光通信技術が様々な分野で広く利用されるようになってきた。光通信においては、光ファイバを媒体として光信号が伝送されるところ、光信号の伝送経路を或るファイバから他のファイバへと切換えるためには、一般に、いわゆる光スイッチング装置が使用されている。良好な光通信を達成するうえで光スイッチング装置に求められる特性としては、切換え動作における、大容量性、高速性、高信頼性などが挙げられる。これらの観点より、光スイッチング装置としては、マイクロマシニング技術によって作製されるマイクロミラー素子を組み込んだものに対する期待が高まっている。マイクロミラー素子によると、光スイッチング装置における入力側の光伝送路と出力側の光伝送路との間で、光信号を電気信号に変換せずに光信号のままでスイッチング処理を行うことができ、上述の特性を得るうえで好適だからである。

[0003]

マイクロマシニング技術で作製したマイクロミラー素子を用いた光スイッチン

グ装置は、例えば、国際公開WOOO/2089号公報や、論文Fully Provis ioned 112×112 Micro-Mechanical Optical Crossconnect with 35.8Tb/sec Dem onstrated Capacity (Proc. 25<sup>th</sup> Optical Fiber Communication Conf. Baltimo re. PD12(2000))などに開示されている。

[0004]

図39は、一般的な光スイッチング装置200の概略構成を表す。光スイッチング装置200は、一対のマイクロミラーアレイ201,202と、入力ファイバアレイ203と、出力ファイバレイ204とを有する。入力ファイバアレイ203は所定数の入力ファイバ203 aからなり、マイクロミラーアレイ201には、各入力ファイバ203 aに対応可能なように、マイクロミラー素子201 aが配設されている。同様に、出力ファイバアレイ204は所定数の出力ファイバ204 aに対応可能なように、マイクロミラーアレイ202には、各出力ファイバ204 aに対応可能なように、マイクロミラー素子202 aが配設されている。また、各入力ファイバ203 aの端部に対向するように、複数のマイクロレンズ205が配置されており、各出力ファイバ204 aの端部に対向するように、複数のマイクロレンズ205が配置されており、各出力ファイバ204 aの端部に対向するように、複数のマイクロレンズ206が配置されている。

[0005]

光伝送時において、入力ファイバ203aから出射される光L1は、対応するマイクロレンズ205を通過することによって、互いに平行光とされ、マイクロミラーアレイ201に向かって出射する。光L1は、対応するマイクロミラー素子201aで反射し、マイクロミラーアレイ202へと偏向される。このとき、マイクロミラー素子201aは、光L1を所望のマイクロミラー素子202aに入射させるように、そのミラー面ないし反射面を傾斜させる。次に、光L1は、マイクロミラー素子202aで反射し、出力ファイバアレイ204へと偏向される。このとき、マイクロミラー素子202aは、所望の出力ファイバ204aに光L1を入射させるように、そのミラー面を傾斜させる。

[0006]

このように、光スイッチング装置200によると、各入力ファイバ203aから出射した光L1は、マイクロミラーアレイ201,202における偏向によっ

て、所望の出力ファイバ204aに1対1で接続される。そして、マイクロミラー素子201a, 202aにおける偏向角度を適宜変更することによって、光L1が到達する出力ファイバ204aが切換えられる。

### [0007]

図40は、他の一般的な光スイッチング装置300の概略構成を表す。光スイッチング装置300は、マイクロミラーアレイ301と、固定ミラー302と、入出力ファイバアレイ303は所定数の入力ファイバアレイ303は所定数の出力ファイバ303bからなり、マイクロミラーアレイ301には、各ファイバ303a,303bに対応可能なように、マイクロミラー素子301aが配設されている。また、各ファイバ303a,303bの端部に対向するように、複数のマイクロレンズ304が配置されている

#### [0008]

光伝送時において、入力ファイバ303aから出射された光L2は、マイクロレンズ304を介してマイクロミラーアレイ301に向かって出射する。光L2は、対応する第1のマイクロミラー素子301aで反射されることによって固定ミラー302へと偏向され、固定ミラー302で反射された後、第2のマイクロミラー素子301aは、光L2を所望の第2のマイクロミラー素子301aに入射させるように、そのミラー面を傾斜させる。次に、光L2は、第2のマイクロミラー素子301aで反射されることによって、入出力ファイバアレイ303へと偏向される。このとき、第2のマイクロミラー素子301aは、光L2を所望の出力ファイバ303bに入射させるように、そのミラー面を傾斜させる。

#### [0009]

このように、光スイッチング装置300によると、各入力ファイバ303aから出射した光L2は、マイクロミラーアレイ301および固定ミラー302における偏向によって、所望の出力ファイバ303bに1対1で接続される。そして、第1および第2のマイクロミラー素子301aにおける偏向角度を適宜変更することによって、光L2が到達する出力ファイバ303bが切換えられる。

[0010]

光スイッチング装置200,300のような、マイクロミラー素子を利用して 光を反射および偏向させる光スイッチング装置では、マイクロミラー素子の構造 が、スイッチング精度やスイッチング速度など、光スイッチング装置全体の性能 に影響を与える。また、マイクロミラー素子の構造によって、そのミラー面の傾 斜角度についての制御手法が定まるところ、制御手法を簡素化できれば、制御精 度を向上することが可能となる。更に、制御手法の簡素化により、制御駆動回路 に対する負担を低減し、光スイッチング装置全体のサイズを小さくすることも可 能となる。そのうえ、光モニタの手法やクロストークの抑圧手法も簡易化し得る こととなる。

[0011]

図41は、光スイッチング装置200,300などに組み込まれている従来の2軸型マイクロミラー素子の一例であるマイクロミラー素子400の一部省略分解斜視図である。マイクロミラー素子400は、ミラー基板410とベース基板420とがスペーサ部(図示略)を介して積層された構造を有する。ミラー基板410は、ミラー形成部411と、内フレーム412と、外フレーム413とを有する。ミラー形成部411と内フレーム412は、一対のトーションバー414により連結されている。内フレーム412と外フレーム413は、一対のトーションバー415により連結されている。一対のトーションバー414は、内フレーム412に対するミラー形成部411の回転動作の回転軸心を規定する。一対のトーションバー415は、外フレーム412に対するトラー形成部411の回転動作の回転軸心を規定する。びこれに伴うミラー形成部411の回転動作の回転軸心を規定する。

[0012]

ミラー形成部411の裏面には、一対の平板電極411a, 411bが設けられており、表面には、光を反射するためのミラー面(図示略)が設けられている。また、内フレーム412の裏面には、一対の平板電極412a, 412bが設けられている。

[0013]

ベース基板420には、ミラー形成部411の平板電極411a, 411bに

対向するように、平板電極420a,420bが設けられており、内フレーム412の平板電極412a,412bに対向するように、平板電極420c,420dが設けられている。従来のマイクロミラー素子400においては、駆動手法として、一般的には、このような平板電極を用いて静電力を発生させる手法が採用されている。

#### [0014]

このような構成によれば、例えば、ミラー形成部411の平板電極411aを正に帯電させた状態において、ベース基板420の平板電極420aを負に帯電させると、平板電極411aと平板電極420aの間に静電引力が発生し、ミラー形成部411は、一対のトーションバー414を捩りながら矢印M3方向に揺動ないし回転する。

### [0015]

一方、例えば、内フレーム412の平板電極412aを正に帯電させた状態において、ベース基板420の平板電極420cを負に帯電させると、平板電極412aと平板電極420cの間に静電引力が発生し、内フレーム412は、ミラー形成部411を伴って、一対のトーションバー415を捩りながら矢印M4方向に揺動ないし回転する。図42は、このような回転駆動によって、内フレーム412およびこれに伴うミラー形成部411が、外フレーム413に対して傾斜角度θまで回転した状態を表す。

#### [0016]

平板電極420a,420bに対する平板電極411a,411bの配向については、図41に示す状態と図42に示す状態とでは異なる。そのため、図41および図42に示す各状態において、例えば平板電極411aと平板電極420aとの間に同じ電圧を印加しても、発生する静電引力の大きさは異なり、その結果、内フレーム412に対するミラー形成部411の傾斜角度は、相違することとなる。したがって、図41および図42に示す各状態において、内フレーム412に対するミラー形成部411の傾斜角度を同一とするためには、例えば平板電極411aと平板電極420aとの間に、各状態において適切な大きさの静電引力を発生させなければならない。これを達成するためには、外フレーム413

に対する内フレーム4 1 2 の傾斜角度を考慮して、平板電極4 1 1 a および平板電極4 2 0 a に印加する電圧を制御する必要がある。

#### [0017]

このような印加電圧の制御を行うためには、印加電圧に対する、ミラー形成部 4 1 1 の内フレーム4 1 2 に対する傾斜角度のデータおよび外フレーム4 1 3 に対する傾斜角度のデータを保存しておき、これらを参照して印加電圧を選択する 等の手法を採用しなければならない。そのうえ、そのデータ量は膨大となる。そのため、このような印加電圧制御を伴う駆動手法が採用されるマイクロミラー素子4 0 0 では、スイッチング速度の向上が困難であって、駆動回路に対する負担 も大きくなり、好ましくない。

#### [0018]

また、マイクロミラー素子400に採用されている平板電極構造にあっては、ベース基板420に設けられた平板電極420a,420b,420c,420dによって、平板電極411a,411bを備えたミラー形成部411、ないし、平板電極412a、412bを備えた内フレーム412を引き込むような駆動をするため、その駆動に際して引入れ電圧(Pull-in Voltage)が存在する。すなわち、或る電圧でミラー形成部411ないし内フレーム412が急激に引き込まれる現象が生じ、ミラー形成部411の傾斜角度を適切に制御できないという問題が発生する場合がある。この問題は、特に大きな傾斜角度(約5°以上)を達成しようとする場合、すなわちトーションバーの捩れの程度が大きい場合に顕著となる。

#### [0019]

この問題を解決する手段として、平板電極構造に代えて、櫛歯電極構造によって、マイクロミラー素子を駆動する手法が提案されている。図43は、櫛歯電極構造を採用したマイクロミラー素子500の一部省略斜視図である。マイクロミラー素子500は、上面または下面にミラー面(図示略)が設けられたミラー形成部510と、内フレーム520と、外フレーム530(一部省略)とを有し、各々に、櫛歯電極が一体的に形成されている。具体的には、ミラー形成部510には、その相対向する端部に一対の第1櫛歯電極510a,510bが形成され

ている。内フレーム520には、第1櫛歯電極510a,510bに対応して一対の第2櫛歯電極520a,520bが内方に延びて形成されているとともに、一対の第3櫛歯電極520c,520dが外方に延びて形成されている。外フレーム530には、第3櫛歯電極520c,520dに対応して、一対の第4櫛歯電極530a,530bが内方に延びて形成されている。また、ミラー形成部510と内フレーム520は、一対のトーションバー540により連結されており、内フレーム520と外フレーム530は、一対のトーションバー550により連結されている。一対のトーションバー550により連結されている。一対のトーションバー550により連結されている。一対のトーションバー550によりである。一対のトーションバー550は、外フレーム530に対する内フレーム520およびこれに伴うミラー形成部510の回転動作の回転軸心を規定している。

#### [0020]

このような構成のマイクロミラー素子500においては、静電力を発生させるために近接して設けられた一組の櫛歯電極、例えば第1櫛歯電極510aおよび第2櫛歯電極520aは、電圧非印加時には、図44(a)に示すように、上下2段に分かれた状態をとっている。そして、電圧印加時には、図44(b)に示すように、第1櫛歯電極510aが第2櫛歯電極520aに引き込まれ、これによってミラー形成部510を駆動する。より具体的には、図43において、例えば、第1櫛歯電極510aを正に帯電させ、第2櫛歯電極520aを負に帯電させると、ミラー形成部510が、一対のトーションバー540を捩りながらM5の方向に回転する。一方、第3櫛歯電極520cを正に帯電させ、第4櫛歯電極530aを負に帯電させると、内フレーム520は、一対のトーションバー550を捩りながらM6の方向に回転する。

#### [0021]

これら2つの回転動作は、互いに独立している。すなわち、第1櫛歯電極510a,510bおよび第2櫛歯電極520a,520bに電位を付与する前において、外フレーム530に対する内フレーム520の傾斜角度の大きさに拘わらず、第2櫛歯電極520a,520bに対する第1櫛歯電極510a,510bの配向は常に同じ状態をとる。このように、外フレーム530に対する内フレー

ム520およびこれに伴うミラー形成部510の傾斜角度が影響を与えないため、ミラー形成部510の傾斜角度の制御を単純化することができる。また、櫛歯電極構造によると、生ずる静電力の作用方向について、ミラー形成部510の回転方向に対して略直交するように設定することができる。したがって、ミラー形成部510の駆動の際に引入れ電圧が存在せず、その結果、ミラー形成部510について、大きな傾斜角度を適切に達成することが可能となる。

### [0022]

# 【発明が解決しようとする課題】

マイクロミラー素子500では、電極である櫛歯は、ミラー形成部510および内フレーム520の回転動作に伴って変位するため、ミラー形成部510および内フレーム520の傾斜角度に見合った充分な厚みを有する櫛歯電極を形成しておく必要がある。例えば、ミラー形成部510の胴体部511の長さDが1mmである場合、ミラー形成部510を内フレーム520に対して、一対のトーションバー540によって規定される回転軸心まわりに5°傾斜させると、胴体端部511'の一方は44 $\mu$ m沈み込む。そのため、ミラー形成部510に形成する第1櫛歯電極510a,510bの厚みTは、少なくとも44 $\mu$ m以上とする必要がある。

### [0023]

その一方で、小さな印加電圧によって大きな傾斜角度を得るという観点からは、トーションバー540,550については、薄肉に形成するのが好ましい。しかしながら、従来のマイクロミラー素子500では、トーションバー540,550は、ミラー形成部510、内フレーム520および外フレーム530を構成する材料基板と同一の厚みに形成されており、分厚い。例えば、上述のように第1櫛歯電極510a,510bの厚みTを44μm以上に設計すると、ミラー形成部510とともに、トーションバー510a,510bの厚みも44μm以上に設計されてしまう。このような分厚いトーションバー540,550であると、これらを捩るために櫛歯電極間に発生させるべき静電力は大きくなり、その結果、駆動電圧も大きくなってしまう。また、従来では、トーションバー540,550の幅寸法を変更することによって、トーションバー540,550の幅寸法を変更することによって、トーションバー540,550の帳れ

抵抗力を調節しているが、幅方向の設計変更だけでは、適切な捩れ抵抗力を設定するのには充分でない場合がある。

[0024]

本発明は、このような事情のもとで考え出されたものであって、上述の従来の問題点を解消ないし軽減することを課題とし、高精度で形成された薄肉のトーションバーを有するマイクロミラー素子の製造方法、およびこれにより製造されるマイクロミラー素子を提供することを目的とする。

[0025]

### 【課題を解決するための手段】

本発明の第1の側面によると、複数のシリコン層および少なくとも1つの中間層を含む積層構造を有する材料基板において、ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、シリコン層に対してエッチング処理を行うことによって、ミラー形成部よりも薄肉であって中間層に接するプレトーションバーを形成する工程と、プレトーションバーに接する中間層を除去することによってトーションバーを形成する工程とを含むことを特徴とする。

#### [0026]

このような構成によると、薄肉のトーションバーを、材料基板の厚み方向の中間の位置において高精度に形成することができる。具体的には、中間層は材料基板において中間の位置に設けられているので、当該中間層に接するシリコン層に対して、適当なマスクを介して、当該中間層に至るまでエッチングすることによって、材料基板の中間の位置において、シリコン層材料よりなるプレトーションバーが形成される。プレトーションバーは、最終的なトーションバーに相当する寸法、すなわち厚み、幅、および長さに形成される。このプレトーションバーは、他の部位、例えばミラー形成部、フレーム部およびこれらの櫛歯電極部よりも、薄肉に形成することができる。予め設けられている中間層を基台としたエッチングにより形成されるため、基台となる中間層が存在しない材料基板の両側からシリコン層をエッチングして形成する場合にくらべ、プレトーションバーの形成位置および特に厚み寸法につては、より高精度を達成することができる。そして

、プレトーションバーに接する中間層を除去することによって、材料基板の厚み 方向の中間に正確に位置しつつ、より高精度の厚み寸法を有する薄肉のトーショ ンバーが完成することとなる。

### [0027]

本発明の第2の側面によると、ミラー形成部と、フレーム部と、トーションバ ーとを備えるマイクロミラー素子を製造するための別の方法が提供される。この 方法は、トーションバーに相当する厚みを有する第1シリコン層、第2シリコン 層、およびこれらの間の中間層による積層構造を有する第1材料基板における第 1シリコン層に対して、トーションバーへと加工される箇所をマスクするための 部位を有する第1マスクパターンを介して、中間層に至るまで第1エッチング処 理を行うことによって、中間層に接するプレトーションバーを形成する工程と、 第1シリコン層に第3シリコン層を接合することによって、プレトーションバー が内蔵された第2材料基板を作成する工程と、第2シリコン層に対して、プレト ーションバーに対応する箇所を非マスク領域に含む第2マスクパターンを介して 、中間層に至るまで第2エッチング処理を行う工程と、第3シリコン層に対して 、プレトーションバーに対応する箇所を非マスク領域に含む第3マスクパターン を介して、プレトーションバーが露出するまで第3エッチング処理を行う工程と 、第2エッチング処理により露出された中間層に対して第4エッチング処理を行 うことによって、プレトーションバーに接する中間層を除去してトーションバー を形成する工程と、を含むことを特徴とする。このような構成によっても、第1 の側面に関して上述したのと同様の理由で、材料基板の厚み方向の中間に正確に 位置しつつ、より高精度の厚み寸法を有する薄肉のトーションバーが形成される

#### [0028]

本発明の第2の側面において、好ましくは、第1材料基板においてプレトーションバーを形成した後であって、第2材料基板を作成する前に、プレトーションバーをマスクするための第4マスクパターンを形成する工程を含む。このような構成によると、上述の第3エッチング処理を行う工程において、露出されるプレトーションバーを誤ってエッチングすることを適切に防止することができる。

### [0029]

本発明の第3の側面によると、ミラー形成部と、フレーム部と、トーションバ ーとを備えるマイクロミラー素子を製造するための別の方法が提供される。この 方法は、トーションバーに相当する厚みを有する第1シリコン層、第2シリコン 層、およびこれらの間の中間層による積層構造を有する第1材料基板における第 1シリコン層に対して、トーションバーへと加工される箇所をマスクするための 部位を有する第1マスクパターンを形成する工程と、第1シリコン層に第3シリ コン層を接合する工程と、第2シリコン層に対して、トーションバーが形成され る領域を非マスク領域に含む第2マスクパターンを介して、中間層に至るまで第 1 エッチング処理を行う工程と、第3シリコン層に対して、トーションバーが形 成される領域を非マスク領域に含む第3マスクパターンを介して、第1マスクパ ターンおよび中間層が露出するまで第2エッチング処理を行うことによって、中 間層に接するプレトーションバーを形成する工程と、第1エッチング処理により 露出された中間層に対して第3エッチング処理を行うことによって、プレトーシ ョンバーに接する中間層を除去してトーションバーを形成する工程と、を含むこ とを特徴とする。このような構成によっても、第1の側面に関して上述したのと 同様の理由で、材料基板の厚み方向の中間に正確に位置しつつ、より高精度の厚 み寸法を有する薄肉のトーションバーが形成される。

#### [0030]

本発明の第4の側面によると、ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための別の方法が提供される。この方法は、第1シリコン層、第2シリコン層、およびこれらの間の中間層による積層構造を有する材料基板における第1シリコン層に対して、トーションバーが形成される領域を非マスク領域に含む第1マスクパターンを介して、中間層に至るまで第1エッチング処理を行うことによって、第1シリコン層に溝部を形成する工程と、溝部に対してシリコン系材料を成膜する工程と、第2シリコン層に対して、トーションバーが形成される箇所をマスクするための部位を有する第2マスクパターンを介して、中間層に至るまで第2エッチング処理を行う工程と、第2エッチング処理により露出された中間層に対して、第2シリコン層側から、溝部

に成膜されたシリコン系材料に至るまで第3エッチング処理を行う工程と、第3エッチング処理により露出されたシリコン系材料を、第2シリコン層側からの第4エッチング処理で除去することによって、中間層に接するシリコン系材料よりなるプレトーションバーを形成する工程と、プレトーションバーに接する中間層を除去することによってトーションバーを形成する工程と、を含むことを特徴とする。このような構成によっても、第1の側面に関して上述したのと同様の理由で、材料基板の厚み方向の中間に正確に位置しつつ、より高精度の厚み寸法を有する薄肉のトーションバーが形成される。

[0031]

本発明の第5の側面によると、ミラー形成部と、フレーム部と、トーションバ ーとを備えるマイクロミラー素子を製造するための別の方法が提供される。この 方法は、第1シリコン層、第2シリコン層、およびこれらの間の中間層による積 層構造を有する材料基板における第1シリコン層に対して、トーションバーが形 成される領域を非マスク領域に含む第1マスクパターンを介して、中間層に至る まで第1エッチング処理を行うことによって、第1シリコン層に溝部を形成する 工程と、溝部に対してシリコン系材料を成膜する工程と、溝部に成膜されたシリ コン系材料に対して、トーションバーへと加工される箇所をマスクするための部 位を有する第2マスクパターンを介して、中間層に至るまで第2エッチング処理 を行うことによって、中間層に接するシリコン系材料よりなるプレトーションバ ーを形成する工程と、第3シリコン層に対して、プレトーションバーに対応する 箇所を非マスク領域に含む第3マスクパターンを介して、中間層に至るまで第3 エッチング処理を行う工程と、第3エッチング処理により露出された中間層に対 して第4エッチング処理を行うことによって、プレトーションバーに接する中間 層を除去してトーションバーを形成する工程と、を含むことを特徴とする。この ような構成によっても、第1の側面に関して上述したのと同様の理由で、材料基 板の厚み方向の中間に正確に位置しつつ、より高精度の厚み寸法を有する薄肉の トーションバーが形成される。

[0032]

本発明の第6の側面によると、ミラー形成部と、フレーム部と、トーションバ

ーとを備えるマイクロミラー素子を製造するための別の方法が提供される。この 方法は、第1シリコン層よりなる第1材料基板に対して、トーションバーが形成 される領域を非マスク領域に含む第1マスクパターンを介して、第1エッチング 処理を行うことによって、第1材料基板に溝部を形成する工程と、溝部に対して 中間層材料を成膜する工程と、成膜された中間層材料上に、溝部を充填するよう にシリコン系材料を堆積させる工程と、第1材料基板と、第1材料基板の溝部を 覆う中間層と、当該中間層に接する第2シリコン層とによる積層構造を有する第 2材料基板を作成することによって、第2材料基板に内蔵されつつ、中間層に接 するシリコン系材料よりなるプレトーションバーを形成する工程と、第1シリコ ン層に対して、プレトーションバーに対応する箇所を非マスク領域に含む第2マ スクパターンを介して、溝部に成膜された中間層材料が露出するまで第2エッチ ング処理を行う工程と、第2シリコン層に対して、プレトーションバーに対応す る箇所を非マスク領域に含む第3マスクパターンを介して、中間層が露出するま で第3エッチング処理を行う工程と、第2エッチング処理により露出された中間 層材料、および、第3エッチング処理により露出された中間層に対して第4エッ チング処理を行うことによって、プレトーションバーに接する中間層材料および 中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする。 このような構成によっても、第1の側面に関して上述したのと同様の理由で、材 料基板の厚み方向の中間に正確に位置しつつ、より髙精度の厚み寸法を有する薄 肉のトーションバーが形成される。

#### [0033]

本発明の第7の側面によると、ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための別の方法が提供される。この方法は、第1シリコン層よりなる第1材料基板に対して、トーションバーへと加工される箇所をマスクするための部位を有する第1マスクパターンを介して、トーションバーの厚みに相当する深さまで第1エッチング処理を行う工程と、第1材料基板と、第1材料基板のエッチング処理済み表面に接する中間層と、当該中間層に接する第2シリコン層による積層構造を有する第2材料基板を作成する工程と、第2シリコン層に対して、トーションバーへと加工される箇所を非マスク

領域に含む第2マスクパターンを介して、中間層に至るまで第2エッチング処理を行う工程と、第1シリコン層に対して、トーションバーへと加工される箇所を非マスク領域に含む第3マスクパターンを介して、第3エッチング処理を行うことによって、中間層に接するプレトーションバーを形成する工程と、第2エッチング処理により露出された中間層に対して第4エッチング処理を行うことによって、プレトーションバーに接する中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする。このような構成によっても、第1の側面に関して上述したのと同様の理由で、材料基板の厚み方向の中間に正確に位置しつつ、より高精度の厚み寸法を有する薄肉のトーションバーが形成される。

[0034]

本発明の第8の側面によると、ミラー形成部と、フレーム部と、トーションバ ーとを備えるマイクロミラー素子を製造するための別の方法が提供される。この 方法は、第1シリコン層、第2シリコン層、およびこれらの間の中間層による積 層構造を有する材料基板における第1シリコン層に対して、トーションバーへと 加工される箇所をマスクするための第1マスクパターン、および、トーションバ 一へと加工される箇所を非マスク領域に含む第2マスクパターンを介して、トー ションバーの厚みに相当する深さまで第1エッチング処理を行う工程と、第1マ スクパターンを除去する工程と、第1シリコン層に対して、第2マスクパターン を介して、中間層に至るまで第2エッチング処理を行うことによって、中間層に 接するプレトーションバーを形成する工程と、第2シリコン層に対して、プレト ーションバーに対応する箇所を非マスク領域に含む第3マスクパターンを介して 、中間層に至るまで第3エッチング処理を行う工程と、第3エッチング処理によ り露出された中間層に対して第4エッチング処理を行うことによって、プレトー ションバーに接する中間層を除去してトーションバーを形成する工程と、を含む ことを特徴とする。このような構成によっても、第1の側面に関して上述したの と同様の理由で、材料基板の厚み方向の中間に正確に位置しつつ、より高精度の 厚み寸法を有する薄肉のトーションバーが形成される。

[0035]

本発明の第9の側面によると、ミラー形成部と、フレーム部と、トーションバ

ーとを備えるマイクロミラー素子を製造するための別の方法が提供される。この 方法は、第1シリコン層、トーションバーに相当する厚みを有する第2シリコン 層、第3シリコン層、第1シリコン層および第2シリコン層の間の第1中間層、 ならびに、第2シリコン層および第3シリコン層の間の第2中間層による積層構 造を有する材料基板における第1シリコン層に対して、トーションバーへと加工 される箇所をマスクするための第1マスクパターン、および、トーションバーへ と加工される箇所を非マスク領域に含む第2マスクパターンを介して、トーショ ンバーの厚みに相当する深さまで第1エッチング処理を行う工程と、第1マスク パターンを除去する工程と、第1シリコン層に対して、第2マスクパターンを介 して、第1中間層に至るまで第2エッチング処理を行うことによって、第1中間 層上の第1シリコン層において第3マスクパターンを形成する工程と、第2エッ チング処理により露出された第1中間層に対して、第3マスクパターンを介して 、第2シリコン層に至るまで第3エッチング処理を行うことによって、第2シリ コン層上の第1中間層において第4マスクパターンを形成する工程と、第3エッ チング処理により露出された第2シリコン層に対して、第4マスクパターンを介 して、第2中間層に至るまで第4エッチング処理を行うことによって、第1中間 層および第2中間層に挟まれたプレトーションバーを形成する工程と、第3シリ コン層に対して、プレトーションバーに対応する箇所を非マスク領域に含む第5 マスクパターンを介して、第2中間層に至るまで第5エッチング処理を行う工程 と、第5エッチング処理により露出された第2中間層と、プレトーションバー上 の第1中間層とに対して第6エッチング処理を行うことによって、プレトーショ ンバーに接する第1中間層および第2中間層を除去してトーションバーを形成す る工程と、を含むことを特徴とする。このような構成によっても、第1の側面に 関して上述したのと略同様の理由で、材料基板の厚み方向の中間に正確に位置し つつ、より高精度の厚み寸法を有する薄肉のトーションバーが形成される。特に 第9の側面によると、最終的に形成されるトーションバーの厚みは、材料基板に おいて予め設けられている第1および第2中間層によって規定されているので、 トーションバーの厚みについて、より髙精度を達成することができる。

[0036]

本発明の第8および第9の側面においては、第2エッチング処理によって、ミラー形成部および/またはフレーム部における櫛歯電極部を形成することができる。これに代えて、第2エッチング処理とは別のエッチング処理によって、ミラー形成部および/またはフレーム部における櫛歯電極部を形成することもできる

### [0037]

本発明の第10の側面によると、ミラー形成部と、フレーム部と、トーション バーとを備えるマイクロミラー素子を製造するための別の方法が提供される。こ の方法は、第1シリコン層、トーションバーに相当する厚みを有する第2シリコ ン層、第3シリコン層、第1シリコン層および第2シリコン層の間の第1中間層 、ならびに、第2シリコン層および第3シリコン層の間の第2中間層による積層 構造を有する材料基板における第1シリコン層に対して、トーションバーが形成 される領域を非マスク領域に含む第1マスクパターンを介して、第1中間層に至 るまで第1エッチング処理を行う工程と、第1エッチング処理により露出された 第1中間層上に、トーションバーへと加工される箇所をマスクするための第2マ スクパターンを形成する工程と、第1中間層に対して、第2マスクパターンを介 して、第2シリコン層に至るまで第2エッチング処理を行う工程と、第1マスク パターンを除去する工程と、第2シリコン層に対して、第1マスクパターンの除 去によって露出された第1中間層を介して、第2中間層に至るまで第3エッチン グ処理を行うことによって、第1中間層および第2中間層に接するプレトーショ ンバーを形成する工程と、第3シリコン層に対して、プレトーションバーに対応 する箇所を非マスク領域に含む第3マスクパターンを介して、第2中間層に至る まで第4エッチング処理を行う工程と、第4エッチング処理により露出された第 2中間層と、プレトーションバー上の第1中間層とに対して第5エッチング処理 を行うことによって、プレトーションバーに接する第1中間層および第2中間層 を除去してトーションバーを形成する工程と、を含むことを特徴とする。このよ うな構成によっても、第1の側面に関して上述したのと略同様の理由で、材料基 板の厚み方向の中間に正確に位置しつつ、より髙精度の厚み寸法を有する薄肉の トーションバーが形成される。特に第10の側面によると、第9の側面に関して

上述したのと同様に、最終的に形成されるトーションバーの厚みは、材料基板に おいて予め設けられている第1および第2中間層によって規定されているので、 トーションバーの厚みについて、より高精度を達成することができる。

[0038]

本発明の第1から第10の側面において、好ましくは、シリコン層に対するエッチング処理の手段として、高密度なプラズマ中でエッチングを行う誘導結合プラズマエッチングが採用される。これにより、異方性の高いエッチングを良好に行うことができる。また、フレーム部は、第1フレームおよび第2フレームを含み、トーションバーは、第1フレームおよび第2フレームを連結するフレームトーションバーを含み、2軸型マイクロミラー素子が製造される。

[0039]

本発明の第11の側面によるとマイクロミラー素子が提供される。このマイクロミラー素子は、ミラー形成部と、複数のシリコン層および少なくとも1つの中間層を含む積層構造を有するフレーム部と、ミラー形成部よりも薄肉であって、ミラー形成部をフレーム部に対して回転させるための回転軸心を規定しつつ、少なくとも一端がシリコン層における中間層に接する部位に接続しているトーションバーと、を備えることを特徴とする。

[0040]

このような構成のマイクロミラー素子は、本発明の第1から第10の側面に係る方法で製造することができる。したがって、本発明の第11の側面によっても、その製造過程において、本発明の第1の側面に関して上述したのと同様の効果が奏される。

[0041]

本発明の第11の側面において、好ましくは、フレーム部は第1フレームおよび第2フレームを有し、トーションバーは、第1フレームのシリコン層における中間層に接する部位と、第2フレームのシリコン層における中間層に接する部位とに接続していることによって、2軸型のマイクロミラー素子として構成されている。

[0042]

好ましくは、フレーム部は2つの中間層を有し、トーションバーの少なくとも一端は、2つの中間層の間のシリコン層における2つ中間層に接する部位に接続している。このような構成のマイクロミラー素子は、本発明の第9および第10の側面に係る方法によって製造することができる。したがって、このような構成によると、本発明の第9および第10の側面に関して上述したのと同様の効果が奏される。

#### [0043]

好ましくは、フレーム部は第1フレームおよび第2フレームを有し、トーションバーは、第1フレームの2つの中間層の間のシリコン層における2つの中間層に接する部位と、第2フレームの2つの中間層の間のシリコン層における2つの中間層に接する部位とに接続している。このような構成によると、2軸型のマイクロミラー素子においても、本発明の第9および第10の側面に関して上述したのと同様の効果が奏される。

#### [0044]

好ましくは、ミラー形成部は第1櫛歯電極部を有し、フレーム部は、第1櫛歯電極部との間に静電力を生じさせることによりミラー形成部を変位させるための第2櫛歯電極部を有することによって、櫛歯電極型のマイクロミラー素子として構成されている。また、第1フレームは第3櫛歯電極部を有し、第2フレームは、第3櫛歯電極部との間に静電力を生じさせることにより第1フレームおよびミラー形成部を変位させるための第4櫛歯電極部を有することによって、2軸型のマイクロミラー素子においても、櫛歯電極型として構成される。

#### [0045]

本発明の第1から第11の側面において、好ましくは、本発明において、シリコン層の間に設けられる中間層は、絶縁材料により構成されており、これにより、各シリコン層の電気的分離を効率よく達成することが可能となる。

#### [0046]

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

#### [0047]

### 【発明の実施の形態】

図 1 および図 2 は、本発明の第 1 の実施形態に係るマイクロミラー素子 1 0 0 を表す。図 1 (a) はマイクロミラー素子 1 0 0 の上面図であり、図 1 (b) は下面図である。図 2 (a) ~ (c) は、各々、図 1 0 線 A A 、線 B B 、線 C C に沿った断面図である。

### [0048]

図1に示すように、マイクロミラー素子100は、ミラー形成部110、これを囲む内フレーム120、内フレーム120を囲む外フレーム130、ミラー形成部110と内フレーム120とを連結する一対のトーションバー140、内フレーム120と外フレーム130とを連結する一対のトーションバー150を備える。一対のトーションバー140は、内フレーム120に対するミラー形成部110の回転動作の回転軸心X1を規定する。一対のトーションバー150は、外フレーム130に対するおよび内フレーム120およびこれに伴うミラー形成部110の回転動作の回転軸心X2を規定する。本実施形態においては、回転軸心X1と回転軸心X2は略直交している。マイクロミラー素子100は、後述のミラー面111および絶縁層160を除いて導電性材料により一体的に構成されている。導電性材料としては、シリコンやポリシリコンにPやAsなどのn型不純物やBなどのp型不純物をドープしたものを用いる。

#### [0049]

ミラー形成部110は、図1(a)に示すように、その上面にミラー面111 が薄膜形成されている。また、ミラー形成部110の相対向する2つの側面には 、第1櫛歯電極110a, 110bが延出成形されている。

#### [0050]

内フレーム120は、図1(b)および図2によく表れているように、内フレーム主部121と、一対の電極基台122と、これらの間の絶縁層160とからなる積層構造を有し、内フレーム主部121と電極基台122は、絶縁層160によって電気的に分断されている。絶縁層160は、シリコン系材料の表面において、熱酸化法により成長形成された酸化シリコンなどの酸化シリコンよりなる。一対の電極基台122には、内方に延出する第2櫛歯電極122a、122b

が一体的に成形されており、内フレーム主部121には、外方に延出する第3櫛歯電極121a, 121bが一体的に成形されている。第2櫛歯電極122a, 122bは、図2(a)に示すように、ミラー形成部110の第1櫛歯電極110a, 110bの下方に位置しているが、ミラー形成部110の回転動作時において、第1櫛歯電極110a, 110bの歯と第2櫛歯電極122a, 122bの歯とが当接しないように、図2(c)によく表れているように互いの歯が位置ずれするように配されている。

### [0051]

一対のトーションバー140は、図2(b)に示されているように、各々、ミラー形成部110よりも薄肉であり、ミラー形成部110と内フレーム主部121とに接続している。

#### [0052]

外フレーム130は、図2(a)によく表れているように、第1外フレーム部131と、第2外フレーム部132と、これらの間の絶縁層160とからなる積層構造を有し、第1外フレーム部131と第2外フレーム部132は電気的に分断されている。第2外フレーム部132には、図1(b)によく表れているように、空隙を介して第1アイランド133、第2アイランド134、第3アイランド135、および、第4アイランド136が設けられている。図2(b)および図2(c)によく表れているように、第1アイランド133および第3アイランド135には、各々、内方に延出する第4櫛歯電極132a、132bが一体的に成形されている。第4櫛歯電極132a、132bは、各々、内フレーム主部121の第3櫛歯電極121a、121bの下方に位置しているが、内フレーム120の回転動作時において、第3櫛歯電極121a、121bの歯と第4櫛歯電極132a、132bの歯とが当接しないように、互いの歯が位置ずれするように配されている。

#### [0053]

一対のトーションバー150は、図2(a)に示されているように、内フレーム主部121における絶縁層160に接する箇所と、第1外フレーム部131における絶縁層160に接する箇所に接続している。

### [0054]

本実施形態では、第1外フレーム部131に電位を付与すると、図1(a)を 参照するとよく理解できるように、第1外フレーム部131と同一のシリコン系 材料により一体的に成形されている、トーションバー150、内フレーム主部1 21、トーションバー140およびミラー形成部110を介して、第1櫛歯電極 110a、110bと第3櫛歯電極121a、121bとが同電位となる。この 状態において、第2櫛歯電極122aまたは第2櫛歯電極122bに所望の電位 を付与し、第1櫛歯電極110aと第2櫛歯電極122aとの間、または、第1 櫛歯電極110bと第2櫛歯電極122bとの間に静電力を発生させることによって、ミラー形成部110を、回転軸心X1まわりに揺動させることができる。 また、第4櫛歯電極132aまたは第4櫛歯電極132bに所望の電位を付与し、第3櫛歯電極132aまたは第4櫛歯電極132bに所望の電位を付与し、第3櫛歯電極121aと第4櫛歯電極132aとの間、または、第3櫛歯電極 121bと第4櫛歯電極132bとの間に静電力を発生させることによって、内 フレーム120およびミラー形成部110を、回転軸心X2まわりに揺動させる ことができる。

### [0055]

図3~図7は、本発明の第2の実施形態に係るマイクロミラー素子製造方法における一連の工程を表す。この方法は、マイクロマシニング技術によって上述のマイクロミラー素子100を形成するための一手法である。図3~図7においては、簡略化の観点より、一の断面によって、主に、ミラー形成部M、トーションバーT、および一組の櫛歯電極E1,E2の形成過程を表す。当該一の断面は、マイクロマシニングが施される材料基板における複数の所定箇所断面をモデル化したものである。具体的には、ミラー形成部Mによって、ミラー形成部110の一部の断面を表し、トーションバーTによって、トーションバー140,150の横断面を表し、櫛歯電極E1によって、第1櫛歯電極110a,110bおよび第2櫛歯電極122a,122bの横断面の一部を表し、櫛歯電極E2によって、第3櫛歯電極121a,121bおよび第4櫛歯電極132a,132bの横断面の一部を表す。また、図3から図7における断面図は、図2の断面図とは上下逆の関係にある。

[0056]

マイクロミラー素子100の製造においては、まず、図3(a)に示すように、基板として、第1SOI(Silicon on Insulator)ウエハ1を用意する。第1SOIウエハ1は、相対的に薄い第1シリコン層11と、厚い第2シリコン層12と、これらに挟まれた中間層としての絶縁層160とからなる積層構造を有する。第1シリコン層11は、PやAsなどのn型の不純物をドープすることによって導電性が付与されたシリコンまたはポリシリコンよりなる。第2シリコン層12は、PやAsなどのn型の不純物をドープすることによって導電性が付与されたシリコンまたはポリシリコンよりなる。第2シリコン層12は、PやAsなどのn型の不純物をドープすることによって導電性が付与されたシリコンよりなる。ただし、これら導電性の付与に際しては、Bなどのp型の不純物を用いてもよい。絶縁層160は、熱酸化法により、第1シリコン層11または第2シリコン層12の表面に成長形成された酸化シリコンよりなる。絶縁層160の成長形成の後、第1シリコン層11と第2シリコン層12とが接合されて第1SOIウエハ1が作成される。本実施形態では、第1シリコン層11の厚みは5μmであり、第2シリコン層12の厚みは100μmであり、絶縁層160の厚みは1μmである。

[0057]

次に、第2シリコン層12上に、熱酸化法により酸化シリコンよりなる酸化膜を成長させ、これをパターニングして、図3(b)に示すように、酸化膜パターン51を形成する。酸化膜のパターニングにおけるエッチング薬液としては、例えば、フッ酸とフッ化アンモニウムからなるバッファードフッ酸(ダイキン工業製)を使用することができる。以降の酸化膜のパターニングにも、これを使用することができる。酸化膜パターン51は、第2シリコン層12において櫛歯電極 E2およびフレームへと加工される箇所をマスクするためのものである。より具体的には、酸化膜パターン51は、図1(b)に表れている一対の電極基台122、第2櫛歯電極122a,122b、第2外フレーム部132の第1~4アイランド133,134,135,136、および、第4櫛歯電極132a,132bの平面視形態に対応してパターニングされている。また、第1シリコン層11上にフォトレジストをスピンコーティングにより成膜し、露光および現像を経

て、レジストパターン52を形成する。フォトレジストとしては、例えば、AZP4210(クラリアントジャパン製)やAZ1500(クラリアントジャパン製)を使用することができる。以降のフォトレジストについても、これらを使用することができる。レジストパターン52は、第1シリコン層11において、ミラー形成部Mの形成領域、トーションバーTの形成箇所、櫛歯電極E1の形成領域、およびフレームの形成領域をマスクするためのものである。

[0058]

次に、図3(c)に示すように、第1シリコン層11に対して、レジストパタ ーン52をマスクとして、DRIE (Deep Reactive Ion Etching) により、絶 縁層160に至るまでエッチング処理を行う。DRIEでは、エッチングと側壁 保護を交互に行うBoschプロセスにおいて、SF<sub>6</sub>ガスによるエッチングを 8秒行い、 $C_4F_8$ ガスによる側壁保護を6. 5秒行い、ウエハに印加するバイア スは23Wとすることによって、良好なエッチング処理を行うことができる。以 降のシリコン層およびポリシリコン層に対するDRIEについても、この条件を 採用することができる。ただし、DRIEに代えて、KOH溶液などによるウェ ットエッチングを採用してもよい。また、高密度なプラズマ中でエッチングを行 う誘導結合プラズマエッチングを採用してもよい。このような第1シリコン層1 1に対するエッチングにより、後にトーションバーTとなるプレトーションバー T'が形成される。プレトーションバーT'は、絶縁層160に接しており、5 μmの厚みを有する。プレトーションバーT'の形成の後、レジストパターン5 2を剥離する。剥離液としては、AZリムーバ200 (クラリアントジャパン) を使用することができる。以降のレジストパターンの剥離についても、これを使 用することができる。

[0059]

次に、第1SOIウエハ1におけるプレトーションバーT'を形成した面に対して、真空中において、図3(d)に示すように、第3シリコン層13を接合する。このとき、第1SOIウエハ1および第3シリコン層13を1100℃に加熱しておくのが好ましい。第3シリコン層13は、不純物のドープにより導電性が付与されたシリコンよりなり、100μmの厚みを有する。ただし、これに代

えて、例えば厚み300μmのシリコンウエハを、第1SOIウエハ1におけるプレトーションバーT'を形成した面に接合した後、当該シリコンウエハを研磨して、100μmの厚みの第3シリコン層13としてもよい。これによって、プレトーションバーT'を内蔵した第2SOIウエハ2が作成される。

[0060]

次に、第3シリコン層13上に熱酸化法により酸化膜を成長させ、これをパターニングして、図4(a)に示すように、酸化膜パターン53を形成する。酸化膜パターン53は、第3シリコン層13においてミラー形成部M、櫛歯電極E1およびフレームへと加工される箇所をマスクするためのものである。より具体的には、酸化膜パターン53は、図1(a)に表れているミラー形成部110、第1櫛歯電極110a,110b、内フレーム主部121、第3櫛歯電極121a,121b、および、第1外フレーム部131の平面視形態に対応させてパターニングされている。

[0061]

次に、第2シリコン層12上にフォトレジストを成膜し、露光および現像を経て、図4(b)に示すように、レジストパターン54を形成する。レジストパターン54は、第2シリコン層12において、ミラー形成部Mに対応する領域以外をマスクするためのものである。なお、簡略化の観点より、図4(b)において、レジストパターン54は第2シリコン層12に接していないが、実際には、レジストパターン54は、酸化膜パターン51を覆いつつ、第2シリコン層12上に密接して形成されている。以降の図面におけるシリコン層およびその上に形成されるレジストパターンにつての描写も同様である。

[0062]

次に、図4 (c) に示すように、第2シリコン層12に対して、レジストパターン54をマスクとして、DRIEにより、絶縁層160に至るまでエッチング処理を行う。このとき、SF $_6$ ガスおよびC $_4$ F $_8$ ガスを用いたDRIEによっては、絶縁層160は、ほとんどエッチングされない。

[0063]

次に、図4(d)に示すように、前工程におけるDRIEによって露出された

絶縁層160を、エッチング除去する。このとき、酸化シリコンよりなる絶縁層160に対するエッチング液としては、例えば、フッ酸とフッ化アンモニウムを含むバッファードフッ酸を使用することができる。以降の絶縁層160のエッチングについても、これを使用することができる。

## [0064]

次に、図4(e)に示すように、絶縁層160が除去された第1シリコン層11およびこれに連続する第3シリコン層13に対して、DRIEによるエッチング処理を行うことによって、ミラー形成部Mの一部を薄肉に形成する。このように、本実施形態では、ミラー形成部Mの一部の厚みについても制御可能である。ミラー形成部Mの一部を薄くすることによって、ミラー形成部Mの軽量化を達成でき、その結果、完成品のマイクロミラー素子100においてミラー形成部110の動作速度が向上し、光スイッチング装置に用いた場合にはスイッチング速度が向上することとなる。

### [0065]

次に、レジストパターン54を剥離した後、図5(a)に示すように、図中上方からのスプレーにより、フォトレジスト55'を成膜する。スプレーに供するフォトレジスト溶液は、例えば、AZP4210(クラリアントジャパン製)をAZ5200シンナー(クラリアントジャパン製)で5倍希釈したものを使用することができる。以降のフォトレジストスプレーについても、これを使用することができる。

### [0066]

次に、フォトレジスト55'に対する露光および現像を経て、図5(b)に示すように、レジストパターン55を形成する。すなわち、第2シリコン層12上からフォトレジスト55'を剥離する。レジストパターン55は、第3シリコン層13におけるミラー形成部Mの裏面をマスクするためのものである。

# [0067]

次に、図5(c)に示すように、第2シリコン層12に対して、酸化膜パターン51をマスクとして、DRIEにより、絶縁層160に至るまでエッチング処理を行う。これによって、櫛歯電極E2が形成される。このとき、ミラー形成部

Mは、レジストパターン55によりマスクされているので、エッチングされない。その後、図5(d)に示すように、レジストパターン55を、ミラー形成部Mの裏面から除去する。

[0068]

次に、図6(a)に示すように、第3シリコン層13上にフォトレジスト56 をスピンコーティングにより成膜し、露光および現像を経て、図6(b)に示すように、レジストパターン56を形成する。レジストパターン56は、第3シリコン層13およびこれに連続する第1シリコン層11におけるミラー形成部Mの形成領域、櫛歯電極E1の形成領域、およびフレームの形成領域をマスクするためのものである。

[0069]

次に、図6(c)に示すように、第3シリコン層13およびこれに連続する第1シリコン層11に対して、レジストパターン56をマスクとして、DRIEにより、プレトーションバーT'が露出するまでエッチング処理を行う。その後、図6(d)に示すように、レジストパターン56を剥離する。

[0070]

次に、図7(a)に示すように、図中下方からのスプレーにより、フォトレジスト57'を成膜し、露光および現像を経て、図7(b)に示すようなレジストパターン57を形成する。レジストパターン57は、プレトーションバーT'をマスクするためのものである。

[0071]

次に、図7 (c) に示すように、第3シリコン層13およびこれに連続する第1シリコン層11に対して、酸化膜パターン53をマスクとして、DRIEにより、絶縁層160に至るまでエッチング処理を行う。これによって、櫛歯電極E1が形成される。このとき、レジストパターン57によりマスクされているプレトーションバーT'はエッチングされない。

[0072]

次に、レジストパターン57を除去した後、エッチング液に浸漬することによって、図7(d)に示すように、露出している絶縁層160をエッチング除去す

る。このとき、素子表面に露出している酸化シリコンないし酸化膜パターン51 ,53も同時に除去される。これによって、厚み $100\mu$ mの上下一組の櫛歯電極E1,E2が形成される。また、第2SOIウエハ2の中間に正確に配置するとともに、高精度に $5\mu$ mとされた厚みを有する薄肉のトーションバーTが形成される。更に、薄肉な部位を有するミラー形成部Mが形成される。これらの結果、低電力で駆動可能なマイクロミラー100が得られる。

## [0073]

図8~図12は、本発明の第3の実施形態に係るマイクロミラー素子製造方法における一連の工程を表す。この方法も、マイクロマシニング技術によって上述のマイクロミラー素子100を形成するための一手法である。図8~図12においては、図3~図7と同様に、モデル化した一の断面によって、主に、ミラー形成部M、トーションバーT、および一組の櫛歯電極E1,E2の形成過程を表す

## [0074]

本実施形態では、まず、第2の実施形態について図3(a)~(c)を参照して説明したのと同様の工程を経て、第1SOIウエハ1に対して図8(a)に示す状態にまで加工する。具体的には、図8(a)に示す第1SOIウエハ1には、第2シリコン層12上に酸化膜パターン51が形成されており、かつ、レジストパターン52をマスクとしたDRIEにより、第1シリコン層11において、5μmの厚みを有するプレトーションバーT'が形成されている。

#### [0075]

次に、レジストパターン52を剥離して、第1シリコン層11上に熱酸化法により酸化膜を成長させ、これをパターニングして、図8(b)に示すように、酸化膜パターン58を形成する。酸化膜パターン58は、後のエッチング工程において、プレトーションバーT'をマスクするためのものである。

### [0076]

一方、本実施形態では、第1SOIウエハ1に接合されて第3シリコン層13となるシリコンウエハ13'を用意し、シリコンウエハ13'上にフォトレジストを成膜し、露光および現像を経て、図8(c)に示すように、レジストパター

ン59を形成する。シリコンウエハ13'は、不純物のドープにより導電性が付与されたシリコンよりなり、100 $\mu$ mの厚みを有する。レジストパターン59は、シリコンウエハ13'におけるミラー形成部Mの形成領域、櫛歯電極E1の形成領域、およびフレームの形成領域をマスクするためのものである。

[0077]

次に、図8(d)に示すように、シリコンウエハ13'に対して、レジストパターン59をマスクとして、DRIEにより、所定の深さまでエッチング処理を行うことによって、溝部13aを形成する。その後、レジストパターン59を剥離する。

[0078]

そして、図8(e)に示すように、第1SOIウエハ1の第1シリコン層11に対して、真空中において1100℃に加熱した状態で、シリコンウエハ13'を接合する。このとき、プレトーションバーT'が、シリコンウエハ13'の溝部13aに臨むように、両ウエハを位置合わせする。このように、プレトーションバーT'を内蔵しつつ、第3シリコン層13を伴った第2SOIウエハ2が作成される。

[0079]

次に、第3シリコン層13上に熱酸化法により酸化膜を成長させ、これをパターニングして、図9(a)に示すように、第1の実施形態と同様の酸化膜パターン53を形成する。具体的には、酸化膜パターン53は、図1(a)に表れているミラー形成部110、第1櫛歯電極110a,110b、内フレーム主部121、第3櫛歯電極121a,121b、および、第1外フレーム部131の平面視形態に対応させてパターニングされている。

[0080]

次に、第2シリコン層12上にフォトレジストを成膜し、露光および現像を経て、図9(b)に示すように、レジストパターン54を形成する。レジストパターン54は、第2シリコン層12におけるミラー形成部Mに対応する領域以外をマスクするためのものである。次に、図9(c)に示すように、第2シリコン層12に対して、レジストパターン54をマスクとして、DRIEにより、絶縁層

160に至るまでエッチング処理を行う。次に、図9(d)に示すように、前工程におけるDRIEによって露出された絶縁層160を、エッチング除去する。次に、図9(e)に示すように、絶縁層160が除去された第1シリコン層11 およびこれに連続する第3シリコン層13に対して、DRIEによるエッチング処理を行うことによって、ミラー形成部Mの一部を薄肉に成形する。本実施形態の図9に示す工程は、第2の実施形態について図4を参照して説明した工程と略同様である。

### [0081]

次に、レジストパターン54を剥離した後、図10(a)に示すように、図中上方からのスプレーにより、フォトレジスト55'を成膜し、露光および現像を経て、図10(b)に示すようなレジストパターン55を形成する。レジストパターン55は、第3シリコン層13におけるミラー形成部Mの裏面をマスクするためのものである。次に、図10(c)に示すように、第1シリコン層11に対して、酸化膜パターン51をマスクとして、DRIEにより、絶縁層160に至るまでエッチング処理を行う。これによって、櫛歯電極E2が形成される。その後、図10(d)に示すように、レジストパターン55を除去する。本実施形態の図10に示す工程は、第2の実施形態について図5を参照して説明した工程と略同様である。

### [0082]

次に、図11(a)に示すように、第3シリコン層13上にフォトレジスト56'を成膜し、露光および現像を経て、図11(b)に示すように、レジストパターン56を形成する。レジストパターン56は、第3シリコン層13およびこれに連続する第1シリコン層11におけるミラー形成部Mの形成領域、櫛歯電極 E1の形成領域、およびフレームの形成領域をマスクするためのものである。次に、図11(c)に示すように、第3シリコン層13およびこれに連続する第1シリコン層11に対して、レジストパターン56をマスクとして、DRIEにより、プレトーションバーT'が露出するまでエッチング処理を行う。このとき、プレトーションバーT'が露出するまでエッチング処理を行う。このとき、プレトーションバーT'上には酸化膜パターン58が形成されているので、プレトーションバーT'がエッチングされるのを適切に防止することができる。その

後、図11(d)に示すように、レジストパターン56を剥離する。本実施形態の図11に示す工程は、第2の実施形態について図6を参照して説明した工程と略同様である。

### [0083]

次に、図12(a)に示すように、図中下方からのスプレーにより、フォトレ ジスト57'を成膜し、露光および現像を経て、図12(b)に示すようなレジ ストパターン57を形成する。レジストパターン57は、プレトーションバーT 'を更にマスクするためのものである。次に、図12 (c) に示すように、第3 シリコン層13およびこれに連続する第1シリコン層11に対して、酸化膜パタ ーン53をマスクとして、DRIEにより、絶縁層160に至るまでエッチング 処理を行う。これによって、櫛歯電極E1が形成される。このとき、プレトーシ ョンバーT'は、酸化膜パターン58に加えてレジストパターン57によって更 にマスクされるため、不当に侵食されるのが良好に防止されている。次に、図1 2 (d) に示すように、レジストパターン57を除去した後、露出している絶縁 層160および酸化膜パターン58をエッチング除去する。このとき、素子表面 に露出している酸化シリコンないし酸化膜パターン51,53も同時に除去され る。これによって、厚み100μmの上下一組の櫛歯電極E1, E2が形成され る。また、第2SOIウエハ2の中間に正確に配置するとともに、高精度に5μ mとされた厚みを有する薄肉のトーションバーTが形成される。更に、薄肉な部 位を有するミラー形成部Mが形成される。これらの結果、低電力で駆動可能なマ イクロミラー100が得られる。なお、本実施形態の図12に示す工程は、第2 の実施形態について図7を参照して説明した工程と略同様である。

#### [0084]

図13~図17は、本発明の第4の実施形態に係るマイクロミラー素子製造方法における一連の工程を表す。この方法も、マイクロマシニング技術によって上述のマイクロミラー素子100を形成するための一手法である。図13~図17においては、図3~図7と同様に、モデル化した一の断面によって、主に、ミラー形成部M、トーションバーT、および一組の櫛歯電極E1,E2の形成過程を表す。

[0085]

本実施形態では、まず、図13(a)に示すように、第2の実施形態における図3(a)に示したのと同一の第1SOIウエハ1を用意する。次に、図13(b)に示すように、第2の実施形態における図3(b)に示したのと同様に、第2シリコン層12上に、熱酸化法により酸化シリコンよりなる酸化膜を成長させ、これをパターニングすることによって酸化膜パターン51を形成する。本工程では、第1のシリコン層上にも酸化膜58'を成長させるが、酸化膜58'に対してはパターニングを施さない。

[0086]

次に、酸化膜58'上にフォトレジストを成膜し、これをパターニングすることによって、図13(c)に示すように、レジストパターン60を形成する。次に、レジストパターン60をマスクとして、酸化膜58'をエッチングし、その後、レジストパターン60を剥離することによって、図13(d)に示すように、酸化膜パターン58を形成する。酸化膜パターン58は、後のエッチング工程において、プレトーションバーT'をマスクするためのものである。

[0087]

次に、第3の実施形態に関して図8の(c)および(d)を参照して説明したのと同様のシリコンウエハ13'を用意し、レジストパターン59を剥離した後のシリコンウエハ13'を、図13(e)に示すように、本実施形態の第1SOIウエハ1に対して接合する。このとき、後の工程でプレトーションバーT'をマスクするための酸化膜パターン58が、シリコンウエハ13'の溝部13aに臨むように、両ウエハを位置合わせする。

[0088]

次に、第3シリコン層13上に熱酸化法により酸化膜を成長させ、これをパターニングして、図14(a)に示すように、第1の実施形態と同様の酸化膜パターン53を形成する。

[0089]

次に、第2シリコン層12上にフォトレジストを成膜し、露光および現像を経て、図14(b)に示すように、レジストパターン54を形成する。レジストパ

ターン54は、第2シリコン層12におけるミラー形成部Mに対応する領域以外をマスクするためのものである。次に、図14(c)に示すように、第2シリコン層12に対して、レジストパターン54をマスクとして、DRIEにより、絶縁層160に至るまでエッチング処理を行う。次に、図14(d)に示すように、前工程におけるDRIEによって露出された絶縁層160を、エッチング除去する。次に、図14(e)に示すように、絶縁層160が除去された第1シリコン層11およびこれに連続する第3シリコン層13に対して、DRIEによるエッチング処理を行うことによって、ミラー形成部Mの一部を薄肉に成形する。本実施形態の図14に示す工程は、第2の実施形態について図4を参照して説明した工程と略同様である。

### [0090]

次に、レジストパターン54を剥離した後、図15(a)に示すように、図中上方からのスプレーにより、フォトレジスト55'を成膜し、露光および現像を経て、図15(b)に示すようなレジストパターン55を形成する。レジストパターン55は、第3シリコン層13におけるミラー形成部Mの裏面をマスクするためのものである。次に、図15(c)に示すように、第1シリコン層11に対して、酸化膜パターン51をマスクとして、DRIEにより、絶縁層160に至るまでエッチング処理を行う。これによって、櫛歯電極E2が形成される。その後、図15(d)に示すように、レジストパターン55を除去する。本実施形態の図15に示す工程は、第2の実施形態について図5を参照して説明した工程と略同様である。

### [0091]

次に、図16(a)に示すように、第3シリコン層13上にフォトレジスト56'を成膜し、露光および現像を経て、図16(b)に示すように、レジストパターン56を形成する。レジストパターン56は、第3シリコン層13およびこれに連続する第1シリコン層11におけるミラー形成部Mの形成領域、櫛歯電極 E1の形成領域、およびフレームの形成領域をマスクするためのものである。次に、図16(c)に示すように、第3シリコン層13およびこれに連続する第1シリコン層11に対して、レジストパターン56をマスクとして、DRIEによ

り、酸化膜58を露出させ、更に絶縁層160に至るまでエッチング処理を行う。これによって、絶縁層160に接するプレトーションバーT'が形成される。このとき、プレトーションバーT'上には酸化膜パターン58が形成されているので、プレトーションバーT'が不当にエッチングされるのを適切に防止することができる。その後、図16(d)に示すように、レジストパターン56を剥離する。本実施形態の図16に示す工程は、第2の実施形態について図6を参照して説明した工程と略同様である。

### [0092]

次に、図17(a)に示すように、図中下方からのスプレーにより、フォトレ ジスト57'を成膜し、露光および現像を経て、図17(b)に示すようなレジ ストパターン57を形成する。レジストパターン57は、プレトーションバーT 'を更にマスクするためのものである。次に、図17(c)に示すように、第3 シリコン層13およびこれに連続する第1シリコン層11に対して、酸化膜パタ ーン53をマスクとして、DRIEにより、絶縁層160に至るまでエッチング 処理を行う。これによって、櫛歯電極E1が形成される。このとき、プレトーシ ョンバーT'は、酸化膜パターン58に加えてレジストパターン57によって更 にマスクされるため、不当に侵食されるのが良好に防止されている。次に、図1 7 (d) に示すように、レジストパターン57を除去した後、露出している絶縁 層160および酸化膜パターン58をエッチング除去する。このとき、素子表面 に露出している酸化シリコンないし酸化膜パターン51,53も同時に除去され る。これによって、厚み100μmの上下一組の櫛歯電極E1, E2が形成され る。また、第2SOIウエハ2の中間に正確に配置するとともに、高精度に5μ mとされた厚みを有する薄肉のトーションバーTが形成される。更に、薄肉な部 位を有するミラー形成部Mが形成される。これらの結果、低電力で駆動可能なマ イクロミラー100が得られる。なお、本実施形態の図17に示す工程は、第2 の実施形態について図7を参照して説明した工程と略同様である。

### [0093]

図18および図19は、本発明の第5の実施形態に係るマイクロミラー素子製造方法における一連の工程を表す。この方法も、マイクロマシニング技術によっ

て上述のマイクロミラー素子100を形成するための一手法である。図18および図19においては、モデル化した一の断面によって、主に、トーションバーTの形成過程を表す。

### [0094]

本実施形態では、まず、図18(a)に示すように、SOIウエハ3上に、酸化膜やフォトレジストによりマスクパターン61が形成される。SOIウエハ3は、第1シリコン層14と、第2シリコン層15と、これらに挟まれた中間層としての絶縁層160とからなる積層構造を有する。第1シリコン層14および第2シリコン層15は、PやAsなどのn型の不純物をドープすることによって導電性が付与されたシリコンよりなる。絶縁層160は、熱酸化法により、第1シリコン層14または第2シリコン層15の表面に成長形成された酸化シリコンよりなる。本実施形態では、第1シリコン層14の厚みは100μmであり、第2シリコン層15の厚みは100μmであり、絶縁層160の厚みは1μmである

## [0095]

次に、図18(b)に示すように、第1シリコン層14に対して、マスクパターン61をマスクとして、DRIEにより、絶縁層160に至るまでエッチング処理を行うことによって、溝部14aを形成する。その後、マスクパターン61を除去する。次に、図18(c)に示すように、SOIウエハ3の表面全体にわたって、ポリシリコン層14',15'を成膜する。成膜技術としては、減圧CVDを採用することができる。以降のポリシリコン層の成膜においても、減圧CVDを採用することができる。本実施形態では、ポリシリコン層14',15'の厚みは5μmである。このとき用いるポリシリコンには、不純物をドープすることによって予め導電性を付与しておく。次に、第2シリコン層15側のポリシリコン層15'上に熱酸化法により酸化膜を成長させ、これをパターニングして、図18(d)に示すように、酸化膜パターン62を形成する。

### [0096]

次に、図19(a)に示すように、第2シリコン層15およびこれに積層するポリシリコン層15'に対して、酸化膜パターン62をマスクとして、DRIE

により、絶縁層160に至るまでエッチング処理を行う。次に、図19(b)に示すように、前工程におけるDRIEによって露出された絶縁層160を、エッチング除去する。次に、図19(c)に示すように、前工程において第2シリコン層15側に露出されたポリシリコン層14'を、DRIEによって、第2シリコン層15の側からエッチング除去する。これによって、絶縁層160に接するプレトーションバーT'が形成される。次に、図19(d)に示すように、プレトーションバーT'が形成される。次に、図19(d)に示すように、プレトーションバーT'に接する絶縁層160をエッチング除去する。具体的には、SOIウエハ3をエッチング液に浸漬させることによって、絶縁層160を溶解し、それまでプレトーションバーT'に接する絶縁層160に接合していた第2シリコン層15などを取り除く。このとき、素子表面に露出している酸化シリコンないし酸化膜パターン62も同時に除去される。その結果、トーションバーTが形成される。

## [0097]

このように、本実施形態においても、まず、絶縁層160に接するプレトーションバーT'が形成され、その後の工程で、プレトーションバーT'が接していた絶縁層160が除去されて、トーションバーTが形成される。プレトーションバーT'の厚みは、図18(c)に示す工程において成膜されるポリシリコン層14'の膜厚によって決定することができる。そのため、本実施形態では、SOIウエハ3の中間に正確に配置するとともに、成膜技術によって高精度に5μmとされた厚みを有する薄肉のトーションバーTが形成されることとなる。その結果、低電力で駆動可能なマイクロミラー100が得られる。

# [0098]

図20および図21は、本発明の第6の実施形態に係るマイクロミラー素子製造方法における一連の工程を表す。この方法も、マイクロマシニング技術によって上述のマイクロミラー素子100を形成するための一手法である。図20および図21においては、図18および図19と同様に、モデル化した一の断面によって、主に、トーションバーTの形成過程を表す。

### [0099]

本実施形態では、まず、第5の実施形態について図18(a)~(c)を参照

して説明したのと同様の工程を経て、SOIウエハ3に対して図20(a)に示す状態にまで加工する。具体的には、図20(a)に示すSOIウエハ3は、第 1シリコン層14と、第2シリコン層15と、これらの間の絶縁層160とによる積層構造を有し、第1シリコン層14には、溝部14aが形成されている。そして、SOIウエハ3の表面全体にわたって、ポリシリコン層14',15'が成膜されている。

# [0100]

本実施形態では、次に、図20(b)に示すように、ポリシリコン層14'上にフォトレジスト63'を成膜し、これをパターニングすることによって、図20(c)に示すように、レジストパターン63を形成する。レジストパターン63は、ポリシリコン層14'においてトーションバーTへと加工される箇所をマスクするためのものである。次に、図20(c)の工程で露出されたポリシリコン層14'を、図20(d)に示すように、レジストパターン63をマスクとして、DRIEによりエッチング除去する。これにより、絶縁層160に接するプレトーションバーT'が形成される。

### [0101]

次に、図21(a)に示すように、レジストパターン63を除去する。次に、ポリシリコン層15'上にレジストを成膜し、これをパターニングすることによって、図21(b)に示すように、レジストパターン64を形成する。次に、第2シリコン層15およびこれに積層されたポリシリコン層15'に対して、レジストパターン64をマスクとして、DRIEにより、絶縁層160に至るまでエッチング処理を行う。次に、図21(d)に示すように、プレトーションバーTが完成する。この後、必要に応じてレジストパターン64を除去する。

#### [0102]

このように、本実施形態においても、まず、絶縁層160に接するプレトーションバーT'が形成され、その後の工程で、プレトーションバーT'が接していた絶縁層160が除去されて、トーションバーTが形成される。プレトーションバーT'の厚みは、図20(a)に示す工程において成膜されているポリシリコ

ン層 14 の膜厚によって決定することができる。そのため、本実施形態では、SOI ウエハ 3 の中間に正確に配置するとともに、成膜技術によって高精度に 5  $\mu$  mとされた厚みを有する薄肉のトーションバーTが形成されることとなる。その結果、低電力で駆動可能なマイクロミラー 100 が得られる。

[0103]

図22および図23は、本発明の第7の実施形態に係るマイクロミラー素子製造方法における一連の工程を表す。この方法も、マイクロマシニング技術によって上述のマイクロミラー素子100を形成するための一手法である。図22および図23においては、図18および図19と同様に、モデル化した一の断面によって、主に、トーションバーTの形成過程を表す。

[0104]

本実施形態では、まず、図22(a)に示すように、所定の溝部16aが形成 されて、後に第1シリコン層16となるシリコンウエハ4の当該溝部16a側の 表面に、酸化膜65′が形成され、更に、酸化膜65′上に、溝部16aが閉塞 されるように、ポリシリコン層 1 6'が積層される。次に、図 2 2 (b) に示す ように、溝部16aに充填された部分を残して、酸化膜65′およびポリシリコ ン層16'を研磨によって除去する。次に、図22(c)に示すように、シリコ ンウエハ4の表面全体にわたって、熱酸化法により、酸化膜66',67'が成 長形成される。酸化膜66'は、後に、材料基板における中間層としての絶縁層 160となる。したがって、本工程において、絶縁層160に接するポリシリコ ン16'よりなるプレトーションバーT'が形成されていることになる。次に、 図22(d)に示すように、シリコンウエハ4の溝部16a側に第2シリコン層 17を接合する。これによって、第1シリコン層16と、第2シリコン層17と 、これらの間の酸化膜66′すなわち絶縁層160による積層構造を有するSO Iウエハ5が作成される。次に、第1シリコン層16側で表面に露出している酸 化膜67'をパターニングすることによって、図22(e)に示すように、酸化 膜パターン67を形成する。

[0105]

次に、図23(a)に示すように、酸化膜パターン67をマスクとして、第1

シリコン層16に対して、DRIEにより、溝部16aに成膜された酸化膜65 が露出するまでエッチング処理を行う。次に、第2シリコン層17上に酸化膜を成長させ、これをパターンニングすることによって、図23(b)に示すように、酸化膜パターン68を形成する。次に、図23(c)に示すように、酸化膜パターン68をでスクとして、第2シリコン層17に対して、DRIEにより、絶縁層160に至るまでエッチング処理する。次に、図23(d)に示すように、エッチング液に浸漬することによって、図23(c)の工程において露出された絶縁層160、および、酸化膜65'をエッチング除去する。このとき、素子表面に露出している酸化シリコンないし酸化膜パターン67,68も同時に除去される。これによって、トーションバーTが形成される。

### [0106]

このように、本実施形態においても、まず、絶縁層160に接するプレトーションバーT'が形成され、その後の工程で、プレトーションバーT'が接していた絶縁層160が除去されて、トーションバーTが形成される。プレトーションバーT'の厚みは、図22の(a)および(b)に示す工程において成膜および研磨されているポリシリコン層16'の厚みによって決定することができる。そのため、本実施形態では、SOIウエハ5の中間に正確に配置するとともに、高精度に5μmとされた厚みを有する薄肉のトーションバーTが形成されることとなる。その結果、低電力で駆動可能なマイクロミラー100が得られる。

#### [0107]

図24および図25は、本発明の第8の実施形態に係るマイクロミラー素子製造方法における一連の工程を表す。この方法も、マイクロマシニング技術によって上述のマイクロミラー素子100を形成するための一手法である。図24および図25においては、図18および図19と同様に、モデル化した一の断面によって、主に、トーションバーTの形成過程を表す。

### [0108]

本実施形態では、まず、図24(a)に示すように、トーションバーTへと加工される箇所をマスクするマスクパターンを介してトーションバーTの厚みに相当する深さまでエッチング処理が施され、後に第1シリコン層18となるシリコ

ンウエハ6を用意する。次に、図24(b)に示すように、このシリコンウエハ6のエッチング処理済み表面に、酸化膜69'が形成されている第2シリコン層19を接合する。これによって、SOIウエハ7が作成され、酸化膜69'は、SOIウエハ7における中間層としての絶縁層160となる。次に、図24(c)に示すように、第2シリコン層19上に酸化膜パターン70を形成する。次に、図24(d)に示すように、この酸化膜パターン70をマスクとして、第2シリコン層19に対して、DRIEにより、絶縁層160に至るまでエッチング処理を行う。

# [0109]

次に、図25(a)に示すように、第1シリコン層18上に酸化膜パターン71を形成する。次に、図25(b)に示すように、この酸化膜パターン71をマスクとして、第1シリコン層18に対して、DRIEにより、所定深さまでエッチング処理を行う。これによって、絶縁層160に接するプレトーションバーTが形成される。次に、図25(c)に示すように、プレトーションバーTが接する絶縁層160をエッチング除去する。このとき、素子表面に露出している酸化シリコンないし酸化膜パターン70,71も同時に除去される。これによって、トーションバーTが形成される。

### [0110]

このように、本実施形態においても、まず、絶縁層160に接するプレトーションバーT'が形成され、その後の工程で、プレトーションバーT'が接していた絶縁層160が除去されて、トーションバーTが形成される。プレトーションバーT"の厚みは、図24(a)に示す工程において行うエッチングの深さによって決定することができる。そのため、本実施形態では、SOIウエハ7の中間に正確に配置するとともに、高精度に $5\mu$ mとされた厚みを有する薄肉のトーションバーTが形成されることとなる。その結果、低電力で駆動可能なマイクロミラー100が得られる。

## [0111]

図26および図27は、本発明の第9の実施形態に係るマイクロミラー素子製造方法における一連の工程を表す。この方法も、マイクロマシニング技術によっ

て上述のマイクロミラー素子100を形成するための一手法である。図26および図27においては、図18および図19と同様に、モデル化した一の断面によって、主に、トーションバーTの形成過程を表す。

## [0112]

本実施形態では、まず、図26 (a)に示すように、SOIウエハ8上に酸化膜パターン72が形成される。SOIウエハ8は、第1シリコン層20と、第2シリコン層21と、これらに挟まれた中間層としての絶縁層160とからなる積層構造を有する。第1シリコン層20および第2シリコン層21は、PやAsなどのn型の不純物をドープすることによって導電性が付与されたシリコンよりなる。絶縁層160は、熱酸化法により、第1シリコン層20または第2シリコン層21の表面に成長形成された酸化シリコンよりなる。本実施形態では、第1シリコン層20の厚みは100 $\mu$ mであり、絶縁層160の厚みは1 $\mu$ mである。

### [0113]

次に、図26(b)に示すように、酸化膜パターン72が形成されていない第 1シリコン層20の表面にレジストパターン73を形成する。レジストパターン73は、トーションバーTへと加工される箇所をマスクするためのものである。次に、図26(c)に示すように、酸化膜パターン72およびレジストパターン73をマスクとして、トーションバーTの厚みに相当する深さまで、DRIEによりエッチング処理を行う。本実施形態では5μmの深さまで行う。この後、図26(d)に示すように、レジストパターン73を除去する。次に、図26(e)に示すように、第1シリコン層20に対して、酸化膜パターン72をマスクとして、DRIEにより、絶縁層160に至るまでエッチング処理を行う。これによって、絶縁層160に接するプレトーションバーT、が形成される。

#### [0114]

次に、図27(a)に示すように、第2シリコン層21上に酸化膜パターン74を形成する。次に、図27(b)に示すように、この酸化膜パターン74をマスクとして、DRIEにより、第2シリコン層21に対して絶縁層160に至るまでエッチング処理を行う。次に、図27(c)に示すように、エッチング液に

浸漬することによって、プレトーションバーT'が接する絶縁層160をエッチング除去する。このとき、素子表面に露出している酸化シリコンないし酸化膜パターン72,74も同時に除去される。これによって、トーションバーTが形成される。

# [0115]

このように、本実施形態においては、まず、絶縁層160に接するプレトーションバーT'が、2段階のエッチング処理によって形成される。その後の工程で、プレトーションバーT'が接していた絶縁層160が除去され、トーションバーTが形成される。そのため、本実施形態では、SOIウエハ8の中間に正確に配置するとともに、高精度に5μmとされた厚みを有する薄肉のトーションバーTが形成されることとなる。その結果、低電力で駆動可能なマイクロミラー100が得られる。

### [0116]

図28および図29は、上述の第9の実施形態において、同一工程のエッチング処理により、トーションバーTとともに櫛歯電極E1, E2を形成する場合の一連の工程を表す。

#### [0117]

まず、図28(a)に示すように、基板として、SOIウエハ8を用意する。SOIウエハ8は、上述のように、第1シリコン層20と、第2シリコン層21と、これらに挟まれた中間層としての絶縁層160とからなる積層構造を有する。第1シリコン層20および第2シリコン層21は、PやAsなどのn型の不純物をドープすることによって導電性が付与されたシリコンよりなる。絶縁層160は、熱酸化法により、第1シリコン層20または第2シリコン層21の表面に成長形成された酸化シリコンよりなる。

#### [0118]

次に、第1シリコン層20および第2シリコン層21上に熱酸化法により酸化膜を成長させ、これをパターニングして、図28(b)に示すように、酸化膜パターン72,74を形成する。酸化膜パターン72,74は、第1シリコン層20および第2シリコン層21において櫛歯電極E1,E2へと加工される箇所を

マスクするためのものである。次に、図28(c)に示すように、第1シリコン層20上において、酸化膜パターン72が形成されていない箇所において、トーションバーTへと形成される箇所をマスクするためのレジストパターン73を形成する。次に、図28(d)に示すように、酸化膜パターン72およびレジストパターン73をマスクとして、トーションバーTの厚みに相当する5 $\mu$ m深さまで、DRIEによりエッチング処理を行う。

### [0119]

次に、図29(a)に示すように、レジストパターン73を除去する。次に、図29(b)に示すように、第1シリコン層20に対して、酸化膜パターン72をマスクとして、DRIEにより、絶縁層160に至るまでエッチング処理を行う。これによって、絶縁層160に接するプレトーションバーT'が形成されるとともに、絶縁層160に接する櫛歯電極E2が形成される。次に、図29(c)に示すように、酸化膜パターン74をマスクとして、第2シリコン層21に対して、DRIEにより、絶縁層160に至るまでエッチング処理を行う。これによって、櫛歯電極E1が形成される。次に、図29(d)に示すように、図29の(b)および(c)の工程で露出されたプレトーションバーT'が接する絶縁層160をエッチング除去する。このとき、素子表面に露出している酸化シリコンないし酸化膜パターン72,74も同時に除去される。これによって、トーションバーTが形成される。

### [0120]

図29(a)の工程で行ったDRIEでは、トーションバーの厚みに相当する深さ5μmのエッチングであるため、櫛歯電極部分とトーションバー部分のエッチングレート差はほとんどない。しかしながら、図29(b)の工程で行ったDRIEでは、深さ数十μmのエッチングであるため、櫛歯電極部分とトーションバー部分では、開口面積の差に基づいてエッチングレートに差が生じ、トーションバー部分の方が速く即ち深くエッチングされる傾向にある。そのため、このようなエッチングレート差を考慮する必要のある場合には、エッチングレートに差が生じない図29(a)の工程で行うエッチングについては、所望のトーションバー厚みである5μmよりも、若干深くエッチングしておく。こうすることによ

って、図29(b)に示す工程のエッチング処理において、櫛歯電極部分におけるエッチングが絶縁層160に達したときに、トーションバー部分では、プレトーションバーT'の厚みについて、所望の厚みである5μmとすることができるのである。

### [0121]

図30~図33は、本発明の第9の実施形態において、トーションバーTとは 別工程のエッチング処理により櫛歯電極E1, E2を形成する場合の一連の工程 を表す。

### [0122]

まず、図30(a)に示すように、図26(a)を参照して述べたのと同じSOIウエハ8を用意する。そして、第1シリコン層20および第2シリコン層21上に熱酸化法により酸化膜を成長させ、これをパターニングすることによって、図30(b)に示すように、酸化膜パターン72,74を形成する。次に、図30(c)に示すように、第1シリコン層20上にレジストパターン75を形成する。レジストパターン75は、トーションバーTへと加工される箇所をマスクするとともに、ミラー形成部Mの形成領域、櫛歯電極E1,E2の形成領域およびフレームの形成領域をマスクするためのものである。次に、図30(d)に示すように、レジストパターン75をマスクとして、トーションバーTの厚みに相当する5μmの深さまで、DRIEによりエッチング処理を行う。次に、図30(e)に示すように、レジストパターン75を剥離する。

### [0123]

次に、図31(a)に示すように、第1シリコン層20上にフォトレジスト76'を成膜する。次に、図31(b)に示すように、露光および現像により、フォトレジスト76'をパターニングして、レジストパターン76を形成する。レジストパターン76は、ミラー形成部Mの形成領域、櫛歯電極E1,E2の形成領域およびフレームの形成領域をマスクするためのものである。次に、図31(c)に示すように、レジストパターン76をマスクとして、第1シリコン層20に対して、DRIEにより、絶縁層160に至るまでエッチング処理を行う。これにより、絶縁層160に接するプレトーションバーT'が他の部位とは独立し

て形成される。次に、図31(d)に示すように、レジストパターン76を剥離する。次に、図31(e)に示すように、図中上方からのスプレーにより、第1シリコン層20上およびプレトーションバーT'上にフォトレジスト77'を成膜する。

### [0124]

次に、図32(a)に示すように、露光および現像により、フォトレジスト777をパターニングすることにより、レジストパターン77を形成する。レジストパターン77は、プレトーションバーT7をマスクするためのものである。次に、図32(b)に示すように、酸化膜パターン72をマスクとして、第1シリコン層20に対して、絶縁層160に至るまでエッチング処理を行う。これによって、絶縁層160に接する櫛歯電極E2が形成される。次に、図32(c)に示すように、レジストパターン77を剥離し、第2シリコン層21上にフォトレジスト78を成膜する。次に、図32(d)に示すように、フォトレジスト78をパターニングして、レジストパターン78を形成する。次に、図32(e)に示すように、レジストパターン78を形成する。次に、図32(e)に示すように、レジストパターン78をアスクとして、第2シリコン層21に対して、DRIEにより、絶縁層160に至るまでエッチング処理を行う。

### [0125]

次に、図33(a)に示すように、レジストパターン78を剥離する。次に、図33(b)に示すように、図中下方からのスプレーによって、フォトレジスト79'を成膜する。次に、図33(c)に示すように、フォトレジスト79'をパターニングして、レジストパターン79を形成する。次に、図33(d)に示すように、酸化膜パターン74をマスクとして、第2シリコン層21に対して、DRIEにより、絶縁層160に至るまでエッチング処理を行う。これにより、絶縁層160に接する櫛歯電極E1が形成される。次に、図33(e)に示すように、レジストパターン79を剥離する。次に、図33(f)に示すように、露出している絶縁層160をエッチング除去する。このとき、素子表面に露出している絶縁層160をエッチング除去する。このとき、素子表面に露出している絶縁層160をエッチンが除去する。このとき、素子表面に露出している絶縁層160をエッチンが除去する。このとき、素子表面に露出している絶縁層160をエッチンが除去する。このとき、素子表面に露出しているとりに、トーションバーTおよび櫛歯電極E1, E2が別々に完成する。

[0126]

図34は、本発明に係る第10の実施形態に係るマイクロミラー素子100°の断面図であって、図34(a)~(c)は、各々、第1の実施形態における図2(a)~(c)に相当する断面図である。マイクロミラー素子100°は、第1の実施形態に係るマイクロミラー素子100とは、その断面における積層構造およびトーションバーの構成について異なる箇所を有する。

# [0127]

具体的には、図34においては、内フレーム120は、内フレーム主部121 と、第1の中間層としての絶縁層161と、内部シリコン層170と、第2の中間層としての絶縁層162と、電極基台122とからなる積層構造を有している。外フレーム130は、第1外フレーム部131と、第1の中間層としての絶縁層161と、中間シリコン層170と、第2の中間層としての絶縁層162と、第2外フレーム部132とからなる積層構造を有している。

## [0128]

本実施形態においては、内フレーム120と外フレーム130は、トーションバー150'によって連結されている。トーションバー150'は、内フレーム120の内部シリコン層170における絶縁層161および絶縁層162に接する部位と、外フレーム130の内部シリコン層170における絶縁層161および絶縁層162に接する部位とに接続している。他の構成については、第1の実施形態に係るマイクロミラー素子100と同様であり、マイクロミラー素子100'の上面図および下面図は、各々、図1の(a)および(b)によって表される。

### [0129]

図35および図36は、本発明の第11の実施形態に係るマイクロミラー素子製造方法における一連の工程を表す。この方法は、マイクロマシニング技術によって上述のマイクロミラー素子100°を形成するための一手法である。図35および図36においては、図18および図19と同様に、モデル化した一の断面によって、主に、トーションバーTの形成過程を表す。

### [0130]

本実施形態では、まず、図35(a)に示すように、SOIウエハ9上に酸化

膜パターン80が形成される。SOIウエハ9は、第1シリコン層22と、第1 絶縁層161と、第2シリコン層23と、第2絶縁層162と、第3シリコン層24とからなる積層構造を有する。モデル化された本図に示す第2シリコン層23は、図34に示す内部シリコン層170に相当する。第1シリコン層22、第2シリコン層23、第3シリコン層24は、PやAsなどのn型の不純物をドープすることによって導電性が付与されたシリコンやポリシリコンよりなる。本実施形態では、第1シリコン層22の厚みは100 $\mu$ mであり、第2シリコン層23の厚みは5 $\mu$ mであり、第3シリコン層24の厚みは100 $\mu$ mである。また、第1絶縁層161および第2絶縁層162の厚みは、各々1 $\mu$ mである。

### [0131]

次に、図35(b)に示すように、酸化膜パターン80が形成されていない第1シリコン層22の表面において、トーションバーTへと加工される箇所をマスクするためのレジストパターン81が形成される。次に、図35(c)に示すように、酸化膜パターン80およびレジストパターン81をマスクとして、所定の深さまで、DRIEによりエッチング処理を行う。本実施形態では5μmの深さまで行う。この後、図35(d)に示すように、レジストパターン81を除去する。次に、図35(e)に示すように、第1シリコン層22に対して、酸化膜パターン80をマスクとして、DRIEにより、第1絶縁層161に至るまでエッチング処理を行う。

## [0132]

次に、図36(a)に示すように、図35(e)の工程で露出された第1絶縁層161を、第1シリコン層22側からのエッチングにより除去する。そして、これにより露出された第2シリコン層23に対して、図36(b)に示すように、第1絶縁層161をマスクとして、DRIEにより、第2絶縁層162に至るまでエッチング処理を行う。これによって、第1絶縁層161および第2絶縁層162に接するプレトーションバーT'が形成される。このとき、トーションバーTへと加工される箇所をマスクしていた第1絶縁層161上に5μmの厚さで残存していた第1シリコン層22も、エッチング除去される。次に、図36(c)に示すように、第3シリコン層24上に酸化膜パターン82を形成する。次に

、図36(d)に示すように、この酸化膜パターン82をマスクとして、第3シリコン層24に対して、DRIEにより、第2絶縁層162に至るまでエッチング処理を行う。次に、図36(e)に示すように、エッチング液に浸漬することによって、プレトーションバーT'が接する第1絶縁層161および第2絶縁層162をエッチング除去する。このとき、素子表面に露出している酸化シリコンないし酸化膜パターン80,82も同時に除去される。これによって、トーションバーTが形成される。なお、本実施形態では、図35(d)に示す工程においてレジストパターン81を除去したが、プレトーションバーT'に対応した形状を有するレジストパターン81をマスクとしてそのまま利用して、プレトーションバーT'を形成してもよい。

# [0133]

このように、本実施形態においては、まず、第1絶縁層161および第2絶縁層162に接するプレトーションバーT'が形成され、その後の工程で、プレトーションバーT'が接していた第1絶縁層161および第2絶縁層162が除去されて、トーションバーTが形成される。プレトーションバーT'の厚みは、SOIウエハ9における第2シリコン層23によって、予め決定することができる。そのため、本実施形態では、SOIウエハ9の中間に正確に配置するとともに、高精度に $5\mu$ mとされた厚みを有する薄肉のトーションバーTが形成されることとなる。その結果、低電力で駆動可能なマイクロミラー100が得られる。

### [0134]

図37および図38は、本発明の第12の実施形態に係るマイクロミラー素子製造方法における一連の工程を表す。この方法は、マイクロマシニング技術によって上述のマイクロミラー素子100′を形成するための一手法である。図37および図38においては、図35および図36と同様に、モデル化した一の断面によって、主に、トーションバーTの形成過程を表す。

#### [0135]

本実施形態では、まず、図37(a)に示すように、SOIウエハ10上に酸化膜パターン83が形成される。SOIウエハ10は、第1シリコン層25と、第1絶縁層161と、第2シリコン層26と、第2絶縁層162と、第3シリコ

### [0136]

次に、図37(b)に示すように、図中上方からのスプレーにより、フォトレジスト84'を成膜する。次に、フォトレジスト84'をパターニングすることによって、図37(c)に示すように、レジストパターン84を形成する。レジストパターン84は、トーションバーTへと加工される箇所をマスクするためのものである。次に、図37(d)に示すように、レジストパターン84をマスクとして、前工程で露出された第1絶縁層161をエッチング除去する。

### [0137]

次に、図38(a)に示すように、レジストパターン84を剥離する。次に、図38(b)に示すように、第2シリコン層26に対して、前工程で露出された第1絶縁層161をマスクとして、DRIEにより、第2絶縁層162に至るまでエッチング処理を行う。これによって、第1絶縁層161および第2絶縁層162に接するプレトーションバーT'が形成される。また、第3シリコン層27上に酸化膜パターン85を形成する。次に、図38(c)に示すように、この酸化膜パターン85をマスクとして、第3シリコン層27に対して、DRIEにより、第2絶縁層162に至るまでエッチング処理を行う。次に、図38(d)に示すように、エッチング液に浸漬することによって、プレトーションバーT'が接する第1絶縁層161および第2絶縁層162をエッチング除去する。このとき、素子表面に露出している酸化シリコンないし酸化膜パターン83,85も同時に除去される。これによって、トーションバーTが形成される。

[0138]

このように、本実施形態においては、まず、第1絶縁層161および第2絶縁層162に接するプレトーションバーT'が形成され、その後の工程で、プレトーションバーT'が接していた第1絶縁層161および第2絶縁層162が除去されて、トーションバーTが形成される。プレトーションバーT'の厚みは、SOIウエハ10における第2シリコン層26によって、予め決定することができる。そのため、本実施形態では、SOIウエハ10の中間に正確に配置するとともに、高精度に5 $\mu$ mとされた厚みを有する薄肉のトーションバーTが形成されることとなる。その結果、低電力で駆動可能なマイクロミラー100が得られる

[0139]

以上のまとめとして、本発明の構成およびそのバリエーションを以下に付記と して列挙する。

[0140]

(付記1) 複数のシリコン層および少なくとも1つの中間層を含む積層構造を 有する材料基板において、ミラー形成部と、フレーム部と、トーションバーとを 備えるマイクロミラー素子を製造するための方法であって、

前記シリコン層に対してエッチング処理を行うことによって、前記ミラー形成部よりも薄肉であって前記中間層に接するプレトーションバーを形成する工程と、

前記プレトーションバーに接する中間層を除去することによってトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

(付記2) ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

前記トーションバーに相当する厚みを有する第1シリコン層、第2シリコン層、およびこれらの間の中間層による積層構造を有する第1材料基板における前記第1シリコン層に対して、前記トーションバーへと加工される箇所をマスクするための部位を有する第1マスクパターンを介して、前記中間層に至るまで第1

エッチング処理を行うことによって、前記中間層に接するプレトーションバーを 形成する工程と、

前記第1シリコン層に第3シリコン層を接合することによって、前記プレト ーションバーが内蔵された第2材料基板を作成する工程と、

前記第2シリコン層に対して、前記プレトーションバーに対応する箇所を非マスク領域に含む第2マスクパターンを介して、前記中間層に至るまで第2エッチング処理を行う工程と、

前記第3シリコン層に対して、前記プレトーションバーに対応する箇所を非マスク領域に含む第3マスクパターンを介して、前記プレトーションバーが露出するまで第3エッチング処理を行う工程と、

前記第2エッチング処理により露出された中間層に対して第4エッチング処理を行うことによって、前記プレトーションバーに接する中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

(付記3) 前記第1材料基板において前記プレトーションバーを形成した後であって、前記第2材料基板を作成する前に、前記プレトーションバーをマスクするための第4マスクパターンを形成する工程を含む、付記2に記載のマイクロミラー素子の製造方法。

(付記4) ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

前記トーションバーに相当する厚みを有する第1シリコン層、第2シリコン層、およびこれらの間の中間層による積層構造を有する第1材料基板における前記第1シリコン層に対して、前記トーションバーへと加工される箇所をマスクするための部位を有する第1マスクパターンを形成する工程と、

前記第1シリコン層に第3シリコン層を接合する工程と、

前記第2シリコン層に対して、前記トーションバーが形成される領域を非マスク領域に含む第2マスクパターンを介して、前記中間層に至るまで第1エッチング処理を行う工程と、

前記第3シリコン層に対して、前記トーションバーが形成される領域を非マ

スク領域に含む第3マスクパターンを介して、前記第1マスクパターンおよび前記中間層が露出するまで第2エッチング処理を行うことによって、前記中間層に接するプレトーションバーを形成する工程と、

前記第1エッチング処理により露出された中間層に対して第3エッチング処理を行うことによって、前記プレトーションバーに接する中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

(付記5) ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

第1シリコン層、第2シリコン層、およびこれらの間の中間層による積層構造を有する材料基板における前記第1シリコン層に対して、前記トーションバーが形成される領域を非マスク領域に含む第1マスクパターンを介して、前記中間層に至るまで第1エッチング処理を行うことによって、前記第1シリコン層に溝部を形成する工程と、

前記溝部に対してシリコン系材料を成膜する工程と、

前記第2シリコン層に対して、前記トーションバーが形成される箇所をマスクするための部位を有する第2マスクパターンを介して、前記中間層に至るまで第2エッチング処理を行う工程と、

前記第2エッチング処理により露出された中間層に対して、前記第2シリコン層側から、前記溝部に成膜された前記シリコン系材料に至るまで第3エッチング処理を行う工程と、

前記第3エッチング処理により露出されたシリコン系材料を、前記第2シリコン層側からの第4エッチング処理で除去することによって、前記中間層に接する前記シリコン系材料よりなるプレトーションバーを形成する工程と、

前記プレトーションバーに接する中間層を除去することによってトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

(付記6) ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

第1シリコン層、第2シリコン層、およびこれらの間の中間層による積層構造を有する材料基板における前記第1シリコン層に対して、前記トーションバーが形成される領域を非マスク領域に含む第1マスクパターンを介して、前記中間層に至るまで第1エッチング処理を行うことによって、前記第1シリコン層に溝部を形成する工程と、

前記溝部に対してシリコン系材料を成膜する工程と、

前記溝部に成膜された前記シリコン系材料に対して、前記トーションバーへと加工される箇所をマスクするための部位を有する第2マスクパターンを介して、前記中間層に至るまで第2エッチング処理を行うことによって、前記中間層に接する前記シリコン系材料よりなるプレトーションバーを形成する工程と、

前記第3シリコン層に対して、前記プレトーションバーに対応する箇所を非マスク領域に含む第3マスクパターンを介して、前記中間層に至るまで第3エッチング処理を行う工程と、

前記第3エッチング処理により露出された中間層に対して第4エッチング処理を行うことによって、前記プレトーションバーに接する中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

(付記7) ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

第1シリコン層よりなる第1材料基板に対して、前記トーションバーが形成 される領域を非マスク領域に含む第1マスクパターンを介して、第1エッチング 処理を行うことによって、前記第1材料基板に溝部を形成する工程と、

前記溝部に対して中間層材料を成膜する工程と、

成膜された前記中間層材料上に、前記溝部を充填するようにシリコン系材料 を堆積させる工程と、

前記第1材料基板と、前記第1材料基板の前記溝部を覆う中間層と、当該中間層に接する第2シリコン層とによる積層構造を有する第2材料基板を作成することによって、前記第2材料基板に内蔵されつつ、前記中間層に接する前記シリコン系材料よりなるプレトーションバーを形成する工程と、

前記第1シリコン層に対して、前記プレトーションバーに対応する箇所を非マスク領域に含む第2マスクパターンを介して、前記溝部に成膜された前記中間層材料が露出するまで第2エッチング処理を行う工程と、

前記第2シリコン層に対して、前記プレトーションバーに対応する箇所を非マスク領域に含む第3マスクパターンを介して、前記中間層が露出するまで第3 エッチング処理を行う工程と、

前記第2エッチング処理により露出された中間層材料、および、前記第3エッチング処理により露出された中間層に対して第4エッチング処理を行うことによって、前記プレトーションバーに接する中間層材料および中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

(付記8) ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

第1シリコン層よりなる第1材料基板に対して、前記トーションバーへと加工される箇所をマスクするための部位を有する第1マスクパターンを介して、前記トーションバーの厚みに相当する深さまで第1エッチング処理を行う工程と、

前記第1材料基板と、前記第1材料基板のエッチング処理済み表面に接する中間層と、当該中間層に接する第2シリコン層による積層構造を有する第2材料基板を作成する工程と、

前記第2シリコン層に対して、前記トーションバーへと加工される箇所を非マスク領域に含む第2マスクパターンを介して、前記中間層に至るまで第2エッチング処理を行う工程と、

前記第1シリコン層に対して、前記トーションバーへと加工される箇所を非マスク領域に含む第3マスクパターンを介して、第3エッチング処理を行うことによって、前記中間層に接するプレトーションバーを形成する工程と、

前記第2エッチング処理により露出された中間層に対して第4エッチング処理を行うことによって、前記プレトーションバーに接する中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

(付記9) ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

第1シリコン層、第2シリコン層、およびこれらの間の中間層による積層構造を有する材料基板における前記第1シリコン層に対して、前記トーションバーへと加工される箇所をマスクするための第1マスクパターン、および、前記トーションバーへと加工される箇所を非マスク領域に含む第2マスクパターンを介して、前記トーションバーの厚みに相当する深さまで第1エッチング処理を行う工程と、

前記第1マスクパターンを除去する工程と、

前記第1シリコン層に対して、前記第2マスクパターンを介して、前記中間層に至るまで第2エッチング処理を行うことによって、前記中間層に接するプレトーションバーを形成する工程と、

前記第2シリコン層に対して、前記プレトーションバーに対応する箇所を非マスク領域に含む第3マスクパターンを介して、前記中間層に至るまで第3エッチング処理を行う工程と、

前記第3エッチング処理により露出された中間層に対して第4エッチング処理を行うことによって、前記プレトーションバーに接する中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

(付記10) ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

第1シリコン層、前記トーションバーに相当する厚みを有する第2シリコン層、第3シリコン層、第1シリコン層および第2シリコン層の間の第1中間層、ならびに、第2シリコン層および第3シリコン層の間の第2中間層による積層構造を有する材料基板における前記第1シリコン層に対して、前記トーションバーへと加工される箇所をマスクするための第1マスクパターン、および、前記トーションバーへと加工される箇所を非マスク領域に含む第2マスクパターンを介して、前記トーションバーの厚みに相当する深さまで第1エッチング処理を行う工程と、

前記第1マスクパターンを除去する工程と、

前記第1シリコン層に対して、前記第2マスクパターンを介して、前記第1中間層に至るまで第2エッチング処理を行うことによって、前記第1中間層上の前記第1シリコン層において第3マスクパターンを形成する工程と、

前記第2エッチング処理により露出された第1中間層に対して、前記第3マスクパターンを介して、第2シリコン層に至るまで第3エッチング処理を行うことによって、前記第2シリコン層上の前記第1中間層において第4マスクパターンを形成する工程と、

前記第3エッチング処理により露出された第2シリコン層に対して、前記第4マスクパターンを介して、前記第2中間層に至るまで第4エッチング処理を行うことによって、前記第1中間層および前記第2中間層に挟まれたプレトーションバーを形成する工程と、

前記第3シリコン層に対して、前記プレトーションバーに対応する箇所を非マスク領域に含む第5マスクパターンを介して、前記第2中間層に至るまで第5 エッチング処理を行う工程と、

前記第5エッチング処理により露出された第2中間層と、前記プレトーションバー上の第1中間層とに対して第6エッチング処理を行うことによって、前記プレトーションバーに接する第1中間層および第2中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

(付記11) 前記第2エッチング処理によって、前記ミラー形成部および/または前記フレーム部における櫛歯電極部を形成する、付記9または10に記載のマイクロミラー素子の製造方法。

(付記12) 前記第2エッチング処理とは別のエッチング処理によって、前記ミラー形成部および/または前記フレーム部における櫛歯電極部を形成する、付記9または10に記載のマイクロミラー素子の製造方法。

(付記13) ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

第1シリコン層、前記トーションバーに相当する厚みを有する第2シリコン

層、第3シリコン層、第1シリコン層および第2シリコン層の間の第1中間層、ならびに、第2シリコン層および第3シリコン層の間の第2中間層による積層構造を有する材料基板における前記第1シリコン層に対して、前記トーションバーが形成される領域を非マスク領域に含む第1マスクパターンを介して、前記第1中間層に至るまで第1エッチング処理を行う工程と、

前記第1エッチング処理により露出された第1中間層上に、前記トーション バーへと加工される箇所をマスクするための第2マスクパターンを形成する工程 と、

前記第1中間層に対して、前記第2マスクパターンを介して、前記第2シリコン層に至るまで第2エッチング処理を行う工程と、

前記第1マスクパターンを除去する工程と、

前記第2シリコン層に対して、前記第1マスクパターンの除去によって露出された第1中間層を介して、前記第2中間層に至るまで第3エッチング処理を行うことによって、前記第1中間層および前記第2中間層に接するプレトーションバーを形成する工程と、

前記第3シリコン層に対して、前記プレトーションバーに対応する箇所を非マスク領域に含む第3マスクパターンを介して、前記第2中間層に至るまで第4 エッチング処理を行う工程と、

前記第4エッチング処理により露出された第2中間層と、前記プレトーションバー上の第1中間層とに対して第5エッチング処理を行うことによって、前記プレトーションバーに接する第1中間層および第2中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

(付記14) 前記シリコン層に対する前記エッチング処理は、誘導結合プラズマエッチングにより行う、付記1から13のいずれか1つに記載のマイクロミラー素子の製造方法。

(付記15) 前記フレーム部は、第1フレームおよび第2フレームを含み、前記トーションバーは、前記第1フレームおよび前記第2フレームを連結するフレームトーションバーを含む、付記1から14のいずれか1つに記載のマイクロミ

ラー素子の製造方法。

(付記16) ミラー形成部と、

複数のシリコン層および少なくとも1つの中間層を含む積層構造を有するフレーム部と、

前記ミラー形成部よりも薄肉であって、前記ミラー形成部を前記フレーム部に対して回転させるための回転軸心を規定しつつ、少なくとも一端が前記シリコン層における前記中間層に接する部位に接続しているトーションバーと、を備えることを特徴とする、マイクロミラー素子。

(付記17) 前記フレーム部は第1フレームおよび第2フレームを有し、

前記トーションバーは、前記第1フレームの前記シリコン層における前記中間層に接する部位と、前記第2フレームの前記シリコン層における前記中間層に接する部位とに接続している、付記16に記載のマイクロミラー素子。

(付記18) 前記フレーム部は2つの中間層を有し、前記トーションバーの少なくとも一端は、前記2つの中間層の間のシリコン層における前記2つ中間層に接する部位に接続している、付記16に記載のマイクロミラー素子。

(付記19) 前記フレーム部は第1フレームおよび第2フレームを有し、

前記トーションバーは、前記第1フレームの前記2つの中間層の間のシリコン層における前記2つの中間層に接する部位と、前記第2フレームの前記2つの中間層の間のシリコン層における前記2つの中間層に接する部位とに接続している、付記18に記載のマイクロミラー素子。

(付記20) 前記中間層は、絶縁材料により構成されている付記16から19 のいずれか1つに記載のマイクロミラー素子。

(付記21) 前記ミラー形成部は第1櫛歯電極部を有し、前記フレーム部は、前記第1櫛歯電極部との間に静電力を生じさせることにより前記ミラー形成部を変位させるための第2櫛歯電極部を有する、付記16から20のいずれか1つに記載のマイクロミラー素子。

(付記22) 前記第1フレームは第3櫛歯電極部を有し、前記第2フレームは、前記第3櫛歯電極部との間に静電力を生じさせることにより前記第1フレームおよび前記ミラー形成部を変位させるための第4櫛歯電極部を有する、付記17

および19から21のいずれか1つに記載のマイクロミラー素子。

[0141]

【発明の効果】

本発明によると、髙精度で形成された薄肉のトーションバーを有するマイクロミラー素子を形成することができる。その結果、ミラー形成部の駆動について、適切に制御可能なマイクロミラー素子を得ることが可能となる。

【図面の簡単な説明】

【図1】

本発明の第1の実施形態に係るマイクロミラー素子の上面図および下面図である。

【図2】

図1に示すマイクロミラー素子の断面図である。

【図3】

本発明の第2の実施形態に係るマイクロミラー素子製造方法における一部の工程を表す断面図である。

【図4】

図3に続く工程を表す。

【図5】

図4に続く工程を表す。

【図6】

図5に続く工程を表す。

【図7】

図6に続く工程を表す。

【図8】

本発明の第3の実施形態に係るマイクロミラー素子製造方法における一部の工程を表す断面図である。

【図9】

図8に続く工程を表す。

【図10】

図9に続く工程を表す。

【図11】

図10に続く工程を表す。

【図12】

図11に続く工程を表す。

【図13】

本発明の第4の実施形態に係るマイクロミラー素子製造方法における一部の工程を表す断面図である。

【図14】

図13に続く工程を表す。

【図15】

図14に続く工程を表す。

【図16】

図15に続く工程を表す。

【図17】

図16に続く工程を表す。

【図18】

本発明の第5の実施形態に係るマイクロミラー素子製造方法における一部の工程を表す断面図である。

【図19】

図18に続く工程を表す。

【図20】

本発明の第6の実施形態に係るマイクロミラー素子製造方法における一部の工程を表す断面図である。

【図21】

図20に続く工程を表す。

【図22】

本発明の第7の実施形態に係るマイクロミラー素子製造方法における一連の工程を表す断面図である。

【図23】

図22に続く工程を表す。

【図24】

本発明の第8の実施形態に係るマイクロミラー素子製造方法における一連の工程を表す断面図である。

【図25】

図24に続く工程を表す。

【図26】

本発明の第9の実施形態に係るマイクロミラー素子製造方法における一部の工程を表す断面図である。

【図27】

図26に続く工程を表す。

【図28】

本発明の第9の実施形態に係るマイクロミラー素子製造方法において、同一工程のエッチング処理により、トーションバーとともに櫛歯電極を形成する場合の一部の工程を表す断面図である。

【図29】

図28に続く工程を表す。

【図30】

本発明の第9の実施形態に係るマイクロミラー素子製造方法において、トーションバーとは別工程のエッチング処理により櫛歯電極を形成する場合の一部の工程を表す断面図である。

【図31】

図30に続く工程を表す。

【図32】

図31に続く工程を表す。

【図33】

図32に続く工程を表す。

【図34】

本発明の第10の実施形態に係るマイクロミラー素子の断面図である。

【図35】

本発明の第11の実施形態に係るマイクロミラー素子製造方法における一部の 工程を表す断面図である。

【図36】

図35に続く工程を表す。

【図37】

本発明の第12の実施形態に係るマイクロミラー素子製造方法における一部の 工程を表す断面図である。

【図38】

図37に続く工程を表す。

【図39】

光スイッチング装置の一例の概略構成図である。

【図40】

光スイッチング装置の他の例の概略構成図である。

【図41】

平板電極を採用した従来のマイクロミラー素子の一部省略分解斜視図である。

【図42】

図41に示したマイクロミラー素子において、外フレームに対する内フレームの傾斜角度が $\theta$ であるときの状態を表す。

【図43】

櫛歯電極を採用した従来のマイクロミラー素子の一部省略斜視図である。

【図44】

一組の櫛歯電極の配向を表す部分斜視図である。

【符号の説明】

100,100' マイクロミラー素子

110 ミラー形成部

110a, 110b 第1櫛歯電板


120 内フレーム

- 121 内フレーム主部
- 121a, 121b 第3櫛歯電極
- 122 電極基台
- 122a, 122b 第2櫛歯電極
- 130 外フレーム
- 131 第1外フレーム部
- 132 第2外フレーム部
- 132a, 132b 第4櫛歯電極
- 140,150 トーションバー
- 160, 161, 162 絶縁層
- 170 内シリコン層
- T トーションバー
- Τ' プレトーションバー
- E1, E2 櫛歯電極
- M ミラー形成部


【書類名】 図面

【図1】

### 第1の実施形態に係るマイクロミラー素子





【図2】





【図3】

# 第2の実施形態に係る工程













【図4】,


# 図3に続く工程















【図5】

# 図4に続く工程













【図6】,

# 図5に続く工程













【図7】

# 図6に続く工程













【図8】,


# 第3の実施形態に係る工程














### 【図9】





【図10】

# 図9に続く工程











【図11】

# 図10に続く工程




## 【図12】

# 図11に続く工程




【図13】

# 第4の実施形態に係る工程




【図14】


# 図13に続く工程





【図15】

# 図14に続く工程











【図16】


# 図15に続く工程





【図17】

# 図16に続く工程











【図18】




【図19】


# 図18に続く工程





【図20】

# 第6の実施形態に係る工程












【図21】


# 図20に続く工程





【図22】















### 【図23】

# 図22に続く工程














### 【図24】














【図25】


# 図24に続く工程





### 【図26】














## 【図27】


# 図26に続く工程








【図28】



### 【図29】


# 図28に続く工程



E1


E1


### 【図30】





【図31】


## 図30に続く工程













【図32】

# 図31に続く工程




### 【図33】


## 図32に続く工程





【図34】





### 【図35】















【図36】


# 図35に続く工程















### 【図37】

## 第12の実施形態に係る工程













【図38】

## 図37に続く工程










【図39】


,201a 204a 光スイッチング装置の概略構成 202a >205 205 203a

【図40】




【図41】

### 平板電極を有するマイクロミラー素子




【図42】

### 図41に示すマイクロミラー素子の一の状態




【図43】



## 【図44】

# 一組の櫛歯電極の配向を表す部分斜視図



【書類名】 要約書

【要約】

【課題】 材料基板の厚み方向の中間に正確に位置しつつ、より高精度の厚み寸法を有する薄肉のトーションバーを有するマイクロミラー素子の製造方法、およびこれにより製造されたマイクロミラー素子を提供すること。

【解決手段】 複数のシリコン層 20, 21および少なくとも1つの中間層 160を含む積層構造を有する材料基板 8において、ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するにあたり、シリコン層 20に対してエッチング処理を行うことによって、ミラー形成部よりも薄肉であって中間層に接するプレトーションバーT'を形成する工程と、プレトーションバーT'に接する中間層 160を除去することによってトーションバーTを形成する工程とを行うこととした。

【選択図】 図26, 図27

#### 出 願 人 履 歴 情 報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社

#### 出願人履歴情報

識別番号

[398067270]

1. 変更年月日

1998年10月26日

[変更理由]

新規登録

住 所

長野県須坂市大字小山460番地

氏 名

富士通メディアデバイス株式会社